“除了每年的設計競賽以外，從今年起，ISPD還將啟動另一項傳統(tǒng)──透過舉行紀念議程的方式來表揚實體設計領域的先驅(qū)們，歌頌其于建立實體設計產(chǎn)業(yè)的功勞，并探索如何追隨其腳步以發(fā)展未來的新方向，”ISPD 2011會議主席兼國立臺灣大學教授張耀文(Yao-Wen Chang)表示。
第一位獲得年度ISPD大獎殊榮的是紀念在電子設計自動化(EDA)領域貢獻良多的Phil Kaufman Awardee，以及前Cadence公司董事會成員Ernest Kuh，他曾經(jīng)參與首款Spice模擬器的開發(fā)，也曾經(jīng)任加州柏克萊大學工程學院院長。
今年的年度設計大賽著重于解決在65nm節(jié)點以下阻礙微影配置的全域布線擁擠問題。過去幾年來，評分的標準一向是根據(jù)導線長度或布線性能的演算法配置為主，今年則改采“繞線完成度”(routability)作為評斷標準。
負責管理這項競賽的主席Natarajan Viswanathan，同時也是IBM奧斯汀研究實驗室系統(tǒng)與技術(shù)組研究人員。這項競賽為每一支參賽隊伍設定了八項具挑戰(zhàn)性的業(yè)界基準，以測試其于演算法配置的繞線完成度。最后的冠軍隊伍是來自香港中文大學教授楊鳳如與其博士班研究生團隊所開發(fā)的“Ripple”。
第二名是來自加州大學洛杉磯分校教授Jason Cong與其實驗室團隊共同開發(fā)的“mPL11”；而第三名是密西根大學教授Igor Markov與其團隊的“SimPLR”；第四名則是國立臺灣大學教授張耀文與其團隊開發(fā)的“RADIANT”。
最佳論文獎得主是德州大學教授David Pan與研究員Kun Yuan，他們?yōu)橹圃焐a(chǎn)環(huán)境采用了創(chuàng)新的電子束微影。由于電子光微影技術(shù)在半導體量產(chǎn)制造時的成本效益太低，因而目前該技術(shù)大多用于原型制造。但Pan與Yuan表示，在進行雙重、三次或甚至四次微影曝光時，電子束已經(jīng)和越來越昂貴的光罩成本相當。Pan與Yuan在其論文中建議采用模板規(guī)劃與最佳化演算法，可望使電子束微影加速量產(chǎn)。
同時，包括英特爾實驗室(Intel Labs)、Tezzaron Semiconductor與其它公司們也提出了邁向22nm以下的創(chuàng)新運算微影技術(shù)以及針對3D互連技術(shù)的TB級運算等先進技術(shù)。例如，英特爾研究員Vivek Singh提出了多光罩鑄膜、創(chuàng)新光罩以及其它運算微影技術(shù)等，他表示這些都將是英爾公司未來在邁向14nm節(jié)點時的關(guān)鍵技術(shù)。
英特爾公司研究員Tanay Karnik則描述了一種DRAM上的3D處理器堆疊，包括其布局規(guī)劃、電源布線、輸入/輸出電流、測試與組裝等細節(jié)。Tezzaron Semiconductor技術(shù)長Bob Patti比較了3D晶堆疊的最新改善之處，包括功耗更低40%、密度提升4倍、性能提升超過300%，而成本更低50%。
根據(jù)特爾實驗室表示，在相同的晶片封裝中在記憶體晶片上實現(xiàn)網(wǎng)格連接的方式，可望使處理器堆疊實現(xiàn)TB級的效能。
編譯：Susan Hong
(參考原文： ISPD spots 3-D, maskless-lithography trends，by R. Colin Johnson)
下載文檔
