Intel:極遠(yuǎn)紫外光刻恐將錯(cuò)過(guò)10nm工藝
[導(dǎo)讀]Intel近日親口承認(rèn)，備受關(guān)注的極遠(yuǎn)紫外光刻(EUV)技術(shù)可能又要推遲了，要趕不上10nm工藝這一里程碑步驟希望渺茫。
Intel目前的計(jì)劃是在14nm工藝上擴(kuò)展193nm沉浸式光刻技術(shù)，預(yù)計(jì)2013年下半年實(shí)現(xiàn)，然后2015年下半
Intel近日親口承認(rèn)，備受關(guān)注的極遠(yuǎn)紫外光刻(EUV)技術(shù)可能又要推遲了，要趕不上10nm工藝這一里程碑步驟希望渺茫。
Intel目前的計(jì)劃是在14nm工藝上擴(kuò)展193nm沉浸式光刻技術(shù)，預(yù)計(jì)2013年下半年實(shí)現(xiàn)，然后2015年下半年進(jìn)步到10nm工藝，同時(shí)首次啟用EUV技術(shù)。
盡管10nm工藝看起來(lái)還非常遙遠(yuǎn)，但是Intel已經(jīng)開(kāi)始制定相關(guān)的設(shè)計(jì)規(guī)則了，EUV則很可能將錯(cuò)過(guò)這場(chǎng)盛宴。尼康公司贊助的LithoVision光刻技術(shù)大會(huì)上，Intel光刻技術(shù)主管Sam Sivakumar坦白地承認(rèn):“EUV遲到了，趕不上10nm工藝設(shè)計(jì)規(guī)則的定義?！?br>
盡管如此，Sivakumar還是說(shuō)EUV仍然有很大的機(jī)會(huì)與10nm工藝肩并肩登場(chǎng)，前提是相關(guān)的制造設(shè)備能再2012年下半年供貨。就算是那樣，EUV也只能趕上末班車。
Intel EUV光刻設(shè)備的供應(yīng)商將在荷蘭ASML Holding NV、日本尼康之間選擇。據(jù)報(bào)道，ASML已經(jīng)向Intel出貨了一套預(yù)產(chǎn)型EUV光刻設(shè)備，型號(hào)“NXE:3100”，使用了Cymer Inc公司的光源。尼康則正在日本總部和Selete研發(fā)組織設(shè)計(jì)Alpha測(cè)試階段的EUV光刻機(jī)。如果一切順利，兩家公司今年或者明年都能出貨全功能、量產(chǎn)型的EUV設(shè)備。
EUV極遠(yuǎn)紫外光刻是下一代半導(dǎo)體光刻技術(shù)，最初計(jì)劃用在65nm工藝階段，但因?yàn)榉N種原因而一再推遲，半導(dǎo)體廠商將不得不先行采用成本昂貴的雙層圖案光刻技術(shù)，比如Intel就會(huì)在14nm工藝上啟用名為兩次曝光(pitch splitting)的雙層圖案技術(shù)，同時(shí)也希望能在14nm工藝上開(kāi)始進(jìn)行EUV試驗(yàn)，但不知道是否來(lái)得及。來(lái)源硅谷動(dòng)力)
Intel目前的計(jì)劃是在14nm工藝上擴(kuò)展193nm沉浸式光刻技術(shù)，預(yù)計(jì)2013年下半年實(shí)現(xiàn)，然后2015年下半年進(jìn)步到10nm工藝，同時(shí)首次啟用EUV技術(shù)。
盡管10nm工藝看起來(lái)還非常遙遠(yuǎn)，但是Intel已經(jīng)開(kāi)始制定相關(guān)的設(shè)計(jì)規(guī)則了，EUV則很可能將錯(cuò)過(guò)這場(chǎng)盛宴。尼康公司贊助的LithoVision光刻技術(shù)大會(huì)上，Intel光刻技術(shù)主管Sam Sivakumar坦白地承認(rèn):“EUV遲到了，趕不上10nm工藝設(shè)計(jì)規(guī)則的定義?！?br>
盡管如此，Sivakumar還是說(shuō)EUV仍然有很大的機(jī)會(huì)與10nm工藝肩并肩登場(chǎng)，前提是相關(guān)的制造設(shè)備能再2012年下半年供貨。就算是那樣，EUV也只能趕上末班車。
Intel EUV光刻設(shè)備的供應(yīng)商將在荷蘭ASML Holding NV、日本尼康之間選擇。據(jù)報(bào)道，ASML已經(jīng)向Intel出貨了一套預(yù)產(chǎn)型EUV光刻設(shè)備，型號(hào)“NXE:3100”，使用了Cymer Inc公司的光源。尼康則正在日本總部和Selete研發(fā)組織設(shè)計(jì)Alpha測(cè)試階段的EUV光刻機(jī)。如果一切順利，兩家公司今年或者明年都能出貨全功能、量產(chǎn)型的EUV設(shè)備。
EUV極遠(yuǎn)紫外光刻是下一代半導(dǎo)體光刻技術(shù)，最初計(jì)劃用在65nm工藝階段，但因?yàn)榉N種原因而一再推遲，半導(dǎo)體廠商將不得不先行采用成本昂貴的雙層圖案光刻技術(shù)，比如Intel就會(huì)在14nm工藝上啟用名為兩次曝光(pitch splitting)的雙層圖案技術(shù)，同時(shí)也希望能在14nm工藝上開(kāi)始進(jìn)行EUV試驗(yàn)，但不知道是否來(lái)得及。來(lái)源硅谷動(dòng)力)
下載文檔
