ISSCC：平面型體硅技術仍將是22/20nm節(jié)點主流
[導讀]經過一輪唇槍舌劍之后，大牌芯片廠商們終于對邏輯芯片產品22/20nm節(jié)點制程的有關問題達成了較為一致的意見。在剛剛舉行的2011年國際固態(tài)電路會議 (ISSCC2011)上，IBM,臺積電，Globalfoundries等廠商均表示將繼續(xù)在22
經過一輪唇槍舌劍之后，大牌芯片廠商們終于對邏輯芯片產品22/20nm節(jié)點制程的有關問題達成了較為一致的意見。在剛剛舉行的2011年國際固態(tài)電路會議 (ISSCC2011)上，IBM,臺積電，Globalfoundries等廠商均表示將繼續(xù)在22/20nm節(jié)點制程應用平面結構的體硅晶體管工藝。 換句話說，在22/20nm制程節(jié)點，沒有哪一家代工大廠會大規(guī)模采用FinFET，全耗盡型SOI(FDSOI)或者多柵型晶體管。不過固態(tài)電路協(xié)會的 另外一位重要成員Intel則繼續(xù)保持沉默，對其22/20nm節(jié)點計劃采用哪種技術守口如瓶。
不過，這次會議依然給我們帶來了一些驚喜。比如所有的廠商均認同在22/20nm節(jié)點會啟用銅互聯(lián)層，超低介電常數互聯(lián)層電介質(Low-k)以及HKMG柵這三種技術。另外，光刻技術方面，22/20nm節(jié)點主要幾家芯片廠商也將繼續(xù)使用基于193nm液浸式光刻系統(tǒng)的雙重成像(double patterning)技術。
之所以繼續(xù)使用193nm液浸式光刻系統(tǒng)，是由于廠商們預計極紫外光刻(EUV)系統(tǒng)在各廠商準備轉向22/20nm節(jié)點的時間點時發(fā)展的還不夠成熟.荷蘭ASML公司最近才剛剛賣出了一臺試產型的EUV光刻機，據稱這臺光刻機的買主是三星公司。EUV光刻機的產出量仍然很低，而且設備的售價也是天文級數字。
Intel高管Mark Bohr在一次訪談中曾表示：“EUV技術還在發(fā)展進步，所以現(xiàn)在還沒到它發(fā)威的時候?！?br>
毫無疑問，將邏輯芯片的制程推進到22/20nm節(jié)點是一個挑戰(zhàn)。除了需要解決光刻技術，high-k絕緣層技術，功耗等方面的技術問題之外，成本控制和器件的性能一致性也是需要解決的問題。
Bohr認為，原本分離開的芯片設計和芯片制造團隊現(xiàn)在必須更緊密地合作，必須抱有“共同改進”的理念，而這種理念必須在研發(fā)的早期階段便開始貫徹執(zhí)行。
現(xiàn)在Globalfoundries, IBM, Intel，臺積電還有三星總算透出了一點有關22/20nm制程的口風.目前，高端芯片廠商制作32/28nm制程產品所用的晶體管結構技術仍然基于傳統(tǒng)的體硅和平面型晶體管技術，這種技術已經被廠商使用了多年，大家對這種技術都非常了解，而且使用這種技術制造產品的成本和風險也最小。
不過有人認為要進步到22nm乃至16nm節(jié)點，就必須拋棄這種傳統(tǒng)的技術，而其可能的繼任者則人選頗多，包括FDSOI,FinFET，多柵晶體管，III-V族溝道材料晶體管等等。部分廠商則正在竭力推進其中的一種技術，期望能在下一代晶體管技術的競賽中取得先機，比如不久前SOI技術聯(lián)盟便宣稱已經在全耗盡型晶體管(FDSOI)技術方面取得了更多進展。該聯(lián)盟的成員包括ARM,IBM,意法半導體，法國Soitec和CEA-Leti等，他們宣稱這項技術可以用在20nm及更高級節(jié)點制程的移動或消費類電子設備上。
不過，現(xiàn)在連IBM也承認22/20nm節(jié)點的主力仍然是平面型結構的體硅CMOS技術，IBM的高管Ghavam Shahidi在這次會上表示，F(xiàn)DSOI“在22/20nm節(jié)點啟動時仍準備不足?！?br>
而IBM芯片制造技術聯(lián)盟中的另一個重要成員三星則最近公布了其20nm制程技術的有關消息，這種制程技術也是基于平面型體硅CMOS。
Globalfoundries主管技術的副總裁Bill Liu也在會上列出了他們在22/20nm節(jié)點會采用的幾種技術，包括：HKMG柵極，配合雙重成像技術的193nm液浸式光刻技術，硅應變技術等等。
另外，正如我們之前所報道的那樣，盡管IBM芯片制造技術聯(lián)盟的成員在32/28nm節(jié)點主推基于Gatefirst工藝的HKMG技術，但是到20nm節(jié)點，聯(lián)盟的成員將集體轉向Intel主導的gatelast技術。該聯(lián)盟的成員包括有 AMD,Globalfoundries,三星等廠商，具有諷刺意味的是，這些廠商目前還在竭力宣傳gatefirst的優(yōu)越性。而以Intel和臺積電為代表的其它廠商則使用的是gatelast工藝。
另外，Liu還表示22/20nm節(jié)點最主要的挑戰(zhàn)是功耗控制和光刻技術有關的兩大難題，他表示：“在22nm節(jié)點，光刻技術將成為決定成敗的重要因素。因為193nm液浸式光刻技術與雙重成像的結合將迫使芯片產商對芯片設計準則設置更多的限制?！?br>
而臺積電負責主管20nm制程開發(fā)的高管則認為功耗和產品的靈活性是主要的挑戰(zhàn)，他說：“功耗方面的限制使器件的Vcc電壓值不斷減小，但是由此則造成了器件性能一致性方面的問題?！?br>
不過，這次會議依然給我們帶來了一些驚喜。比如所有的廠商均認同在22/20nm節(jié)點會啟用銅互聯(lián)層，超低介電常數互聯(lián)層電介質(Low-k)以及HKMG柵這三種技術。另外，光刻技術方面，22/20nm節(jié)點主要幾家芯片廠商也將繼續(xù)使用基于193nm液浸式光刻系統(tǒng)的雙重成像(double patterning)技術。
之所以繼續(xù)使用193nm液浸式光刻系統(tǒng)，是由于廠商們預計極紫外光刻(EUV)系統(tǒng)在各廠商準備轉向22/20nm節(jié)點的時間點時發(fā)展的還不夠成熟.荷蘭ASML公司最近才剛剛賣出了一臺試產型的EUV光刻機，據稱這臺光刻機的買主是三星公司。EUV光刻機的產出量仍然很低，而且設備的售價也是天文級數字。
Intel高管Mark Bohr在一次訪談中曾表示：“EUV技術還在發(fā)展進步，所以現(xiàn)在還沒到它發(fā)威的時候?！?br>
毫無疑問，將邏輯芯片的制程推進到22/20nm節(jié)點是一個挑戰(zhàn)。除了需要解決光刻技術，high-k絕緣層技術，功耗等方面的技術問題之外，成本控制和器件的性能一致性也是需要解決的問題。
Bohr認為，原本分離開的芯片設計和芯片制造團隊現(xiàn)在必須更緊密地合作，必須抱有“共同改進”的理念，而這種理念必須在研發(fā)的早期階段便開始貫徹執(zhí)行。
現(xiàn)在Globalfoundries, IBM, Intel，臺積電還有三星總算透出了一點有關22/20nm制程的口風.目前，高端芯片廠商制作32/28nm制程產品所用的晶體管結構技術仍然基于傳統(tǒng)的體硅和平面型晶體管技術，這種技術已經被廠商使用了多年，大家對這種技術都非常了解，而且使用這種技術制造產品的成本和風險也最小。
不過有人認為要進步到22nm乃至16nm節(jié)點，就必須拋棄這種傳統(tǒng)的技術，而其可能的繼任者則人選頗多，包括FDSOI,FinFET，多柵晶體管，III-V族溝道材料晶體管等等。部分廠商則正在竭力推進其中的一種技術，期望能在下一代晶體管技術的競賽中取得先機，比如不久前SOI技術聯(lián)盟便宣稱已經在全耗盡型晶體管(FDSOI)技術方面取得了更多進展。該聯(lián)盟的成員包括ARM,IBM,意法半導體，法國Soitec和CEA-Leti等，他們宣稱這項技術可以用在20nm及更高級節(jié)點制程的移動或消費類電子設備上。
不過，現(xiàn)在連IBM也承認22/20nm節(jié)點的主力仍然是平面型結構的體硅CMOS技術，IBM的高管Ghavam Shahidi在這次會上表示，F(xiàn)DSOI“在22/20nm節(jié)點啟動時仍準備不足?！?br>
而IBM芯片制造技術聯(lián)盟中的另一個重要成員三星則最近公布了其20nm制程技術的有關消息，這種制程技術也是基于平面型體硅CMOS。
Globalfoundries主管技術的副總裁Bill Liu也在會上列出了他們在22/20nm節(jié)點會采用的幾種技術，包括：HKMG柵極，配合雙重成像技術的193nm液浸式光刻技術，硅應變技術等等。
另外，正如我們之前所報道的那樣，盡管IBM芯片制造技術聯(lián)盟的成員在32/28nm節(jié)點主推基于Gatefirst工藝的HKMG技術，但是到20nm節(jié)點，聯(lián)盟的成員將集體轉向Intel主導的gatelast技術。該聯(lián)盟的成員包括有 AMD,Globalfoundries,三星等廠商，具有諷刺意味的是，這些廠商目前還在竭力宣傳gatefirst的優(yōu)越性。而以Intel和臺積電為代表的其它廠商則使用的是gatelast工藝。
另外，Liu還表示22/20nm節(jié)點最主要的挑戰(zhàn)是功耗控制和光刻技術有關的兩大難題，他表示：“在22nm節(jié)點，光刻技術將成為決定成敗的重要因素。因為193nm液浸式光刻技術與雙重成像的結合將迫使芯片產商對芯片設計準則設置更多的限制?！?br>
而臺積電負責主管20nm制程開發(fā)的高管則認為功耗和產品的靈活性是主要的挑戰(zhàn)，他說：“功耗方面的限制使器件的Vcc電壓值不斷減小，但是由此則造成了器件性能一致性方面的問題?！?br>
下載文檔
