銅柱凸點(diǎn)和微焊點(diǎn)將改變倒裝芯片的市場(chǎng)和供應(yīng)鏈。之所以這樣說(shuō)，是因?yàn)槌艘苿?dòng)產(chǎn)品用處理器和內(nèi)存外，其他CMOS半導(dǎo)體也需要在比現(xiàn)在更小的芯片面積上實(shí)現(xiàn)更多的I/O個(gè)數(shù)以及更高的帶寬，并采取更好的散熱措施。

目前全球倒裝芯片市場(chǎng)規(guī)模為200億美元，以年增長(zhǎng)率為9%計(jì)算，到2018年將達(dá)到350米億美元。在加工完成的倒裝芯片和晶圓中，銅柱凸點(diǎn)式封裝的年增長(zhǎng)率將達(dá)到19%。到2014年，已形成凸點(diǎn)的晶圓中將有50%使用銅柱凸點(diǎn)，從數(shù)量上來(lái)說(shuō)，銅柱凸點(diǎn)式封裝將占到倒裝芯片封裝市場(chǎng)的2/3。

這意味著銅柱凸點(diǎn)或微焊點(diǎn)將席卷倒裝芯片市場(chǎng)，300mm倒裝芯片和晶圓的數(shù)量在今后6年內(nèi)將增加2600萬(wàn)，達(dá)到現(xiàn)在的3倍——4000萬(wàn)(按300mm晶圓換算)。無(wú)鉛焊錫也將取代Sn-Pb焊錫實(shí)現(xiàn)順利增長(zhǎng)，不過(guò)需求到2015年或2016年將見頂。金球凸點(diǎn)和鍍金凸點(diǎn)方面的投資和推廣將少有進(jìn)展。

2012年，電腦和筆記本電腦的邏輯芯片占了倒裝芯片封裝市場(chǎng)的一半以上，其次是手機(jī)和高性能計(jì)算機(jī)芯片。但是，這種情況將發(fā)生改變。因?yàn)椴捎?8nm工藝的器件需要比焊錫凸點(diǎn)密度更高的連接方法，尤其是面向移動(dòng)應(yīng)用的應(yīng)用處理器，對(duì)銅柱凸點(diǎn)的需求越來(lái)越高。

其次是內(nèi)存。DDR4和Wide I/O要實(shí)現(xiàn)高帶寬和多I/O以降低延遲和耗電量，就必須采用小間距。因?yàn)橐€鍵合的寄生電容問(wèn)題越來(lái)越嚴(yán)重。在比28nm更微細(xì)的工藝中，質(zhì)量回流焊存在可靠性問(wèn)題。因此，業(yè)內(nèi)決定轉(zhuǎn)向銅柱凸點(diǎn)和熱壓焊。另外，3D IC和2.5D轉(zhuǎn)接板也將使用銅柱凸點(diǎn)。其他超越摩爾定律的應(yīng)用也會(huì)因各種原因而采用銅柱凸點(diǎn)。比如，需要高密度的圖像傳感器以及需要采取良好散熱措施的功率器件等。

擁有平整側(cè)面和高深寬比的銅柱凸點(diǎn)和尺寸更小的微銅柱凸點(diǎn)與圓形焊錫凸點(diǎn)相比，更能實(shí)現(xiàn)小間距。由于柱間空間大，因此產(chǎn)生的噪聲減小，導(dǎo)電性也比焊錫高，從而能提高性能。但缺點(diǎn)是成本高，有幾個(gè)工藝(尤其是檢測(cè)和測(cè)試)還不成熟。另外，配置和鍵合方面需要更高的精度，還必須改善利用更高壓力的鍵合速度。但是，基本沒(méi)有可取代銅柱凸點(diǎn)且實(shí)用的方法。銅柱凸點(diǎn)非常適合大型的芯片和I/O個(gè)數(shù)多(800個(gè)以上)的芯片。

不斷擴(kuò)大的需求將推動(dòng)投資?，F(xiàn)在銅凸點(diǎn)制作設(shè)備的開工率為88%。英特爾的產(chǎn)能最大，而代工企業(yè)和OSAT(封裝測(cè)試代工)企業(yè)現(xiàn)在也主要針對(duì)28nm CMOS進(jìn)行投資。三星電子和臺(tái)積電是代工企業(yè)，安可科技和日月光半導(dǎo)體是OSAT企業(yè)。臺(tái)灣力成科技從2012年到2014年將向全球最尖端的凸點(diǎn)制作專用工廠的建設(shè)和廠內(nèi)設(shè)備投資3億美元。這是為了該公司的客戶——美光科技，但也是為了支持高通這樣的無(wú)廠客戶和東芝的MEMS等芯片以外的用途。隨著供應(yīng)商數(shù)量增加，銅柱凸點(diǎn)的供應(yīng)能力也將增大。另外，或許還將催生降低成本的各種方法。

現(xiàn)在，最尖端的間距是40μm，由日月光半導(dǎo)體、星科金朋、臺(tái)積電及三星等提供。雖然盡量延長(zhǎng)質(zhì)量回流焊的壽命能夠降低成本，但這種情況下基板的形變就會(huì)成為與微細(xì)凸點(diǎn)相關(guān)的問(wèn)題。40μm以后，大部分生產(chǎn)商為將采用先進(jìn)行底部填充然后熱壓的方法來(lái)固定裸片。這種方法容易穩(wěn)定品質(zhì)，但會(huì)造成高成本。減小間距的最大障礙仍是進(jìn)行高速取放的設(shè)備的精度。降低倒裝芯片成本的主要方法都與占成本約35%的基板有關(guān)。由于中間工藝(再分配層和鈍化)、組裝、檢測(cè)和最終測(cè)試分別占成本的14～18%，因此降低這些工藝的成本也是有效的。改進(jìn)設(shè)計(jì)和增加產(chǎn)量也有利于降低成本。

作為以低成本實(shí)現(xiàn)比引線鍵合更高性能的方法，低成本的球凸點(diǎn)對(duì)圖像傳感器及功率放大器等用途也很有效。但是，隨著銅微焊點(diǎn)成為主流，成本降低，很多用途已開始采用，現(xiàn)在處于過(guò)渡期。

最終，凸點(diǎn)將無(wú)法滿足芯片要求的密度和性能。因此，最尖端的器件將不再使用凸點(diǎn)而直接進(jìn)行銅與銅的連接。但是，該技術(shù)還處于研究階段，實(shí)際用于生產(chǎn)要等到2018年以后。