[導(dǎo)讀]美國阿爾特拉(Altera)于2013年2月25日宣布,決定把14nm工藝FPGA的生產(chǎn)委托給美國英特爾。3月1日,阿爾特拉產(chǎn)品和企業(yè)營銷及技術(shù)服務(wù)副總裁Vince Hu在東京通過電話會議系統(tǒng),向新聞媒體介紹了該制造委托協(xié)議。Vince
美國阿爾特拉(Altera)于2013年2月25日宣布,決定把14nm工藝FPGA的生產(chǎn)委托給美國英特爾。3月1日,阿爾特拉產(chǎn)品和企業(yè)營銷及技術(shù)服務(wù)副總裁Vince Hu在東京通過電話會議系統(tǒng),向新聞媒體介紹了該制造委托協(xié)議。
Vince Hu說,阿爾特拉之所以選擇英特爾作為14nm工藝代工企業(yè),是因?yàn)橛⑻貭栐诹Ⅲw晶體管(FinFET)技術(shù)方面的量產(chǎn)業(yè)績獲得好評。英特爾在業(yè)界率先在22nm工藝上采用了FinFET(該公司稱為Tri-Gate),阿爾特拉表示,采用該技術(shù)制造的微處理器累計(jì)供貨量已經(jīng)超過1億個(gè)。而臺灣臺積電(TSMC)等代工企業(yè)的方針是在2013年底才開始風(fēng)險(xiǎn)量產(chǎn)的16/14nm工藝中采用FinFET。
阿爾特拉評測了多家大代工企業(yè)的FinFET技術(shù),結(jié)果“認(rèn)為英特爾的技術(shù)在晶體管尺寸和量產(chǎn)時(shí)間上最具優(yōu)勢”(Hu)。另外稱,英特爾一直采用在多家半導(dǎo)體工廠展開同一工藝技術(shù)的多工廠(Multi Fab)戰(zhàn)略,因此在容易確保產(chǎn)能上獲得了高度評價(jià)。關(guān)于委托英特爾生產(chǎn)的FPGA具體產(chǎn)品標(biāo)準(zhǔn)和供貨時(shí)間,Hu表示“目前不便透露”。
Hu稱,在阿爾特拉與英特爾達(dá)成的協(xié)議中,包含主旨為“現(xiàn)在和將來阿爾特拉都是可以利用英特爾14nm工藝技術(shù)的唯一大型FPGA供應(yīng)商 ”內(nèi)容(Hu)。20nm工藝之前阿爾特拉一直將臺積電作為主要的代工企業(yè),而14nm工藝的生產(chǎn)將只委托給英特爾。但阿爾特拉與臺積電在20nm工藝的新產(chǎn)品開發(fā)和代工等上今后仍將維持合作關(guān)系。關(guān)于14nm工藝之后的技術(shù),Hu表示“將廣泛探討可應(yīng)用的各項(xiàng)技術(shù)”。
本站聲明: 本文章由作者或相關(guān)機(jī)構(gòu)授權(quán)發(fā)布,目的在于傳遞更多信息,并不代表本站贊同其觀點(diǎn),本站亦不保證或承諾內(nèi)容真實(shí)性等。需要轉(zhuǎn)載請聯(lián)系該專欄作者,如若文章內(nèi)容侵犯您的權(quán)益,請及時(shí)聯(lián)系本站刪除( 郵箱:macysun@21ic.com )。
中國,上?!?026年3月26日——低功耗可編程領(lǐng)域的領(lǐng)導(dǎo)者,萊迪思半導(dǎo)體(NASDAQ: LSCC)今日宣布正式加入英偉達(dá)(NVIDIA) Halos AI系統(tǒng)檢測實(shí)驗(yàn)室生態(tài)體系。該實(shí)驗(yàn)室是首個(gè)獲得美國國家標(biāo)準(zhǔn)協(xié)會認(rèn)...
關(guān)鍵字:
物理人工智能
傳感器
FPGA
繼內(nèi)存芯片短缺之后,全球半導(dǎo)體產(chǎn)業(yè)再遭重?fù)簟?026年3月,中央處理器(CPU)供應(yīng)危機(jī)全面升級,英特爾(Intel)與AMD兩大巨頭相繼宣布漲價(jià)并延長交付周期。從惠普、戴爾等PC巨頭到各類服務(wù)器制造商,整個(gè)產(chǎn)業(yè)鏈正面臨...
關(guān)鍵字:
英特爾
AMD
在工業(yè)自動化的“神經(jīng)網(wǎng)絡(luò)”中,EtherCAT憑借其獨(dú)特的“飛過處理”機(jī)制,已成為實(shí)時(shí)控制領(lǐng)域的王者。不同于傳統(tǒng)以太網(wǎng)的存儲轉(zhuǎn)發(fā),EtherCAT數(shù)據(jù)幀在經(jīng)過每個(gè)從站時(shí),硬件直接從中提取數(shù)據(jù)并插入響應(yīng),這種“邊飛邊修”的...
關(guān)鍵字:
EtherCAT
FPGA
總線
在復(fù)雜的SoC芯片設(shè)計(jì)流程中,硬件與軟件的“割裂”往往是導(dǎo)致項(xiàng)目延期的元兇。當(dāng)RTL代碼還在仿真階段時(shí),軟件團(tuán)隊(duì)只能基于指令集模擬器(ISS)進(jìn)行開發(fā),不僅速度慢如蝸牛,且無法捕捉真實(shí)硬件的時(shí)序細(xì)節(jié)。此時(shí),F(xiàn)PGA原型驗(yàn)...
關(guān)鍵字:
SoC
硬件加速
FPGA
在工業(yè)4.0浪潮中,邊緣計(jì)算網(wǎng)關(guān)正成為連接物理世界與數(shù)字世界的核心樞紐。面對多路傳感器產(chǎn)生的海量數(shù)據(jù)洪流,傳統(tǒng)單芯片架構(gòu)已難以滿足實(shí)時(shí)性與算力的雙重需求。NVIDIA Jetson與FPGA的異構(gòu)組合,通過"前端FPGA...
關(guān)鍵字:
邊緣計(jì)算
NVIDIA Jetson
FPGA
在高速網(wǎng)絡(luò)通信領(lǐng)域,F(xiàn)PGA憑借其并行處理能力成為實(shí)現(xiàn)以太網(wǎng)MAC(媒體訪問控制)層的理想平臺。然而,面對1G甚至10Gbps的線速流量,傳統(tǒng)的“軟件式”逐包處理早已力不從心。構(gòu)建高效的包處理流水線(Packet Pro...
關(guān)鍵字:
以太網(wǎng)
MAC
FPGA
在FPGA實(shí)現(xiàn)數(shù)字信號處理(DSP)算法時(shí),DSP Slice作為專用硬件資源,其利用效率直接影響系統(tǒng)性能與成本。本文聚焦乘加運(yùn)算(MAC)的優(yōu)化實(shí)現(xiàn),分享流水線設(shè)計(jì)與資源復(fù)用的實(shí)用技巧,幫助開發(fā)者在有限資源下實(shí)現(xiàn)更高吞...
關(guān)鍵字:
FPGA
DSP
在異構(gòu)計(jì)算的浪潮中,F(xiàn)PGA憑借其可重構(gòu)特性與高能效比,成為突破算力瓶頸的“利刃”。然而,當(dāng)我們試圖通過OpenCL將FPGA納入統(tǒng)一計(jì)算平臺時(shí),一個(gè)巨大的幽靈始終盤旋在系統(tǒng)上方——內(nèi)存帶寬瓶頸。PCIe總線的有限帶寬與...
關(guān)鍵字:
OpenCL
FPGA
將成熟的ASIC設(shè)計(jì)遷移至FPGA平臺,絕非簡單的“復(fù)制粘貼”。ASIC設(shè)計(jì)追求極致的能效比和定制化物理布局,而FPGA受限于固定的邏輯單元(LUT、FF、DSP、BRAM)架構(gòu),直接移植往往導(dǎo)致資源利用率低下甚至?xí)r序收...
關(guān)鍵字:
ASIC
FPGA
在高性能FPGA設(shè)計(jì)中,DSP48E2 Slice絕非僅僅是一個(gè)簡單的乘法單元。若將其僅視為“硬件乘法器”,將極大浪費(fèi)其潛在的算力。作為Xilinx UltraScale+架構(gòu)的核心算術(shù)引擎,DSP48E2集成了預(yù)加器、...
關(guān)鍵字:
DSP48E2
FPGA
在浩瀚宇宙中,高能粒子如隱形的子彈,時(shí)刻轟擊著航天器的電子核心。對于FPGA而言,單粒子翻轉(zhuǎn)(SEU)可能導(dǎo)致邏輯狀態(tài)突變,引發(fā)災(zāi)/難性后果。此時(shí),三模冗余(TMR)技術(shù)便成為守護(hù)系統(tǒng)可靠的“神盾”,它通過硬件代價(jià)換取極...
關(guān)鍵字:
抗輻射加固設(shè)計(jì)
FPGA
三模冗余
在FPGA設(shè)計(jì)中,資源不足是工程師常面臨的“緊箍咒”。當(dāng)復(fù)雜的數(shù)字信號處理(DSP)算法或神經(jīng)網(wǎng)絡(luò)模型所需的邏輯單元(LUT)和DSP Slice遠(yuǎn)超芯片容量時(shí),直接映射往往行不通。此時(shí),Time-Multiplexin...
關(guān)鍵字:
資源復(fù)用
Time-Multiplexing
FPGA
在硬件加速的星辰大海中,F(xiàn)PGA(現(xiàn)場可編程門陣列)宛如一顆璀璨的明珠,以其無與倫比的并行計(jì)算能力和靈活性,成為打破摩爾定律瓶頸的“破局者”。然而,昂貴的硬件成本與漫長的開發(fā)周期曾讓無數(shù)開發(fā)者望而卻步。如今,AWS F1...
關(guān)鍵字:
FPGA
云平臺
在硬件設(shè)計(jì)的浪潮中,RISC-V架構(gòu)憑借其開放性與模塊化,已成為創(chuàng)新的“黃金賽道”。而FPGA則為這種創(chuàng)新提供了無限可能的“試驗(yàn)田”。通過將Rocket Chip生成器與FPGA結(jié)合,開發(fā)者不僅能快速構(gòu)建定制化SoC,更...
關(guān)鍵字:
RISC-V
FPGA
Rocket Chip
在高性能FPGA設(shè)計(jì)中,時(shí)序收斂是決定系統(tǒng)穩(wěn)定性的核心挑戰(zhàn)。隨著工藝節(jié)點(diǎn)演進(jìn)至7/nm及以下,時(shí)鐘頻率突破GHz門檻,自動布局布線工具常因資源競爭或路徑過長導(dǎo)致關(guān)鍵路徑時(shí)序違例。此時(shí),手動布局與布線約束成為突破瓶頸的關(guān)鍵...
關(guān)鍵字:
FPGA
時(shí)序收斂
在邊緣計(jì)算與物聯(lián)網(wǎng)快速發(fā)展的背景下,F(xiàn)PGA憑借其并行計(jì)算特性和低功耗優(yōu)勢,成為實(shí)時(shí)AI推理的理想硬件平臺。本文將系統(tǒng)闡述如何將TensorFlow/PyTorch模型通過量化、編譯等步驟部署到Xilinx DPU(深度...
關(guān)鍵字:
AI模型
FPGA
ensorFlow
PyTorch
在工業(yè)控制、通信基站等高可靠性系統(tǒng)中,F(xiàn)PGA的靜態(tài)配置模式難以滿足功能升級與故障修復(fù)的實(shí)時(shí)性需求。動態(tài)重配置(Partial Reconfiguration, PR)技術(shù)允許在系統(tǒng)運(yùn)行期間修改FPGA部分區(qū)域邏輯,實(shí)現(xiàn)...
關(guān)鍵字:
FPGA
動態(tài)重配置
在復(fù)雜SoC設(shè)計(jì)驗(yàn)證中,多片F(xiàn)PGA互聯(lián)已成為突破單芯片資源限制的關(guān)鍵方案。然而,跨芯片信號傳輸帶來的布線延遲和引腳分配沖突,常導(dǎo)致系統(tǒng)性能下降甚至功能異常。本文基于Xilinx Virtex UltraScale+系列...
關(guān)鍵字:
FPGA
布線
SoC