2010年8月24日，上海（飛思卡爾技術(shù)論壇）訊 — 飛思卡爾半導體推出三款新型QorIQ處理器，首次將公司先進的數(shù)據(jù)路徑加速度架構(gòu)（DPAA）編程模式融合到QorIQ P1和P2級多核產(chǎn)品中。 該P1023/1017和P2040通訊處理器的推出，意味著飛思卡爾DPAA技術(shù)擴展到所有QorIQ平臺級別，跨單核到8核產(chǎn)品，頻率范圍為400MHz到2.2GHz。

常見的DPAA軟件架構(gòu)使客戶能夠開發(fā)適合一種QorIQ處理器的代碼，并在整個QorIQ系列中輕松向上、向下擴展，從而大大縮短開發(fā)周期。 它還允許客戶創(chuàng)建十分靈活的最終產(chǎn)品，提供廣泛的成本和性能點。

飛思卡爾網(wǎng)絡(luò)處理器部門戰(zhàn)略推廣總監(jiān)Preet Virk表示，“在QorIQ系列中提供DPAA能夠幫助我們客戶把面向現(xiàn)有QorIQ產(chǎn)品開發(fā)的軟件應用到P1和P2級QorIQ產(chǎn)品中，從而優(yōu)化軟件投資和再利用。 這些新型QorIQ產(chǎn)品為我們的客戶提供了管理不斷增加的IP業(yè)務速率所需的靈活性、擴展性及性能，同時還保證了極具競爭力的價格優(yōu)勢。”

P1023/P1017是高度集成的雙核/單核器件，是適合高性能802.11n無線局域網(wǎng)接入點、SMB網(wǎng)關(guān)和低端固定路由器的理想產(chǎn)品。 它的主要優(yōu)勢包括：能夠滿足PoE要求的低功耗，支持3種無線解決方案的3個PCI Express控制器，優(yōu)化企業(yè)WLAN接入點性能的數(shù)據(jù)路徑分流，以及能減少加密算法協(xié)議處理的飛思卡爾高級安全協(xié)處理器。 

P2040是一款成本、功耗均優(yōu)化的四核器件，為固定路由器、長期演進（LTE）通道卡和企業(yè)安全應用等解決方案提供市場領(lǐng)先的性能和功能。 除了有DPAA分擔通用包處理任務外，P2040還支持靈活的SerDes配置，最大限度減少所需的膠合邏輯；它還包含嵌入式系統(tǒng)管理程序技術(shù)，使得每個內(nèi)核獨立于其他內(nèi)核運行自己的操作系統(tǒng)，從而實現(xiàn)真正的硬件分區(qū)和虛擬化。

QorIQ DPAA 分流功能從主處理內(nèi)核選擇任務，允許這些內(nèi)核執(zhí)行更有價值的任務或以更低的頻率、成本和功率實現(xiàn)應用性能目標。 DPAA包括：幀管理器（Frame Manager），負責在以太網(wǎng)端口上實施警管、分類和日程安排；隊列管理器（Queue Manager） ，執(zhí)行排隊、擁塞控制、工作量分配和分組排序；緩沖管理器（Buffer Manager），將數(shù)據(jù)包分配給緩沖器，以最大限度減少內(nèi)存消耗；安全塊（Security Block），用來實施加密算法；以及模式匹配搜索引擎（Pattern Matching Engine），用來搜索數(shù)據(jù)包里的文本字符串，進行統(tǒng)一的威脅管理。

飛思卡爾提供單應用編程接口（API）來接入DPAA，并提供基于通用GUI的配置工具和建立DPAA基礎(chǔ)架構(gòu)的示例應用程序。 由于在任務中可以應用額外的內(nèi)核，DPAA可以完成準線性擴展。

P1023/1017產(chǎn)品特性

• 運行頻率達800 MHz的雙（P1023）/單（P1017）e500 Power Architecture®內(nèi)核

• 32位DDR3

• 開放的PIC中斷控制器

• 高速互連包括支持從NAND Flash存儲器啟動的16位增強型本地總線，通過ULPI USB 2.0控制器實現(xiàn)的主機/器件支持，支持從SPI串行Flash存儲器啟動的SPI控制器，以及PCI Express ®

• 數(shù)據(jù)路徑加速度架構(gòu)

• 用于低功率實施的45nm SOI 處理技術(shù)

• 457引腳WB TePBGA 1， 19mm x 19mm封裝

P2040產(chǎn)品功能

• Quad e500mc Power Architecture內(nèi)核，運行頻率高達1.2 GHz

• 1 MB 共享 CoreNet平臺高速緩存（帶ECC功能）

• DDR3/3L SDRAM存儲器控制器帶ECC，運行頻率高達1200 MHz

• 高速互連，包括3 x PCI Express®、帶9號/11號類型消息處理的Serial RapidIO® (1.3 + 2.1) ，2 x SATA 2.0

• CoreNet 交換矩陣

• 5個以太網(wǎng)控制器

• 數(shù)據(jù)路徑加速度架構(gòu)

• 用于低功率實施的45nm SOI 處理技術(shù)

• 783引腳封裝，23x23mm, 0.8mm間距封裝

開發(fā)工具

計劃為該產(chǎn)品組合使用硬件和軟件綜合開發(fā)工具包，包括Linux BSP、軟件開發(fā)工具包及CodeWarrior實現(xiàn)技術(shù)。 飛思卡爾計劃于2011年第1、第2季度，推出基于新產(chǎn)品的系列參考設(shè)計。

關(guān)于QorIQ

飛思卡爾QorIQ通信平臺是飛思卡爾領(lǐng)先的PowerQUICC® 通信處理器的下一代演進產(chǎn)品。 QorIQ 平臺使用高性能的Power Architecture®內(nèi)核進行構(gòu)建，將網(wǎng)絡(luò)創(chuàng)新帶入一個新時代，每個連接的可靠性、安全性和質(zhì)量都是至關(guān)重要的。