根據(jù)AnandTech的報(bào)道，今年早些時(shí)候，Cadence和美光進(jìn)行了業(yè)界首次公開演示下一代DDR5內(nèi)存。在本月早些時(shí)候的臺(tái)積電活動(dòng)中，兩家公司提供了有關(guān)新內(nèi)存技術(shù)開發(fā)的一些更新?？磥?，規(guī)格還沒有在JEDEC最終確定，但美光仍然預(yù)計(jì)將在2019年末開始生產(chǎn)DDR5內(nèi)存芯片。

▲圖自ANANDTECH

正如5月份所述，DDR5 SDRAM的主要特性是芯片容量，而不僅僅是更高的性能和更低的功耗。DDR5預(yù)計(jì)將帶來4266至6400 MT / s的I / O速度，電源電壓降至1.1 V，允許的波動(dòng)范圍為3%(即±0.033V)。每個(gè)模塊使用兩個(gè)獨(dú)立的32/40位通道(不使用/或使用ECC)。此外，DDR5將具有改進(jìn)的命令總線效率(因?yàn)橥ǖ缹⒕哂衅渥约旱?位地址(添加)/命令(Cmd)總線)，更好的刷新方案以及增加的存儲(chǔ)體組以獲得額外的性能。

事實(shí)上，Cadence甚至表示，與DDR4相比，改進(jìn)的DDR5功能將使實(shí)際帶寬提高36%，即使在3200 MT / s(此聲明必須進(jìn)行測(cè)試)和4800 MT / s速度開始，與DDR4-3200相比，實(shí)際帶寬將高出87%。與此同時(shí)，DDR5最重要的特性之一將是超過16 Gb的單片芯片密度。