21ic訊 東芝公司(Toshiba Corporation)最近宣布開發(fā)采用小面積、低功率像素讀出電路的CMOS圖像傳感器。內(nèi)置讀出電路的樣品傳感器顯示，其性能是傳統(tǒng)傳感器的兩倍。(1)2月20日，東芝在加州舊金山召開的2013年國際固態(tài)電路會議(ISSCC 2013)上展示了這項研發(fā)成果。

隨著新興市場對商品手機的需求增大，CMOS圖像傳感器需要具備小尺寸、低功耗和低噪音性能等特性。CMOS圖像傳感器的像素讀出電路主要為降噪相關(guān)雙采樣(CDS)電路，并配有可編程增益放大器(PGA)和模數(shù)轉(zhuǎn)換器(ADC)。串行信號處理架構(gòu)最適合通過小面積、低功率像素讀出電路確保傳統(tǒng)CMOS圖像傳感器安全可靠，因為PGA和ADC可供該傳感器各列區(qū)中的諸多CDS電路共享。盡管如此，小尺寸和低功率難題依然存在，因為降噪電路在讀出電路中所占面積較大，另外，PGA和ADC的功耗較高。

東芝已經(jīng)開發(fā)出三種關(guān)鍵技術(shù)來攻克這些難題：

1) 主要由高面積效率的PMOS電容器組成的列CDS電路。CDS電路的面積縮小為傳統(tǒng)電路的一半左右。

2) 在讀出電路方面，通過PMOS電容器的電容耦合實現(xiàn)同步電平轉(zhuǎn)換，能夠?qū)α蠧DS電路和PGA及ADC之間的信號動態(tài)范圍進行調(diào)整。此舉可降低PGA及ADC的功率和電壓，進而促使功耗降低40%。

3) 在ADC中采用低功率開關(guān)程序，適合處理CMOS圖像傳感器的像素信號。此舉可將ADC的開關(guān)功耗降低80%。

東芝已經(jīng)將上述三種技術(shù)整合到樣品傳感器中，并證實可將傳感器內(nèi)核的總體性能提高一倍。該公司目前計劃于2013財年將采用讀出電路的CMOS圖像傳感器應用到低成本手機和醫(yī)用照相機中。