在28nm工藝節(jié)點，賽靈思(Xilinx)給了我們很多驚喜!

2010年10月，賽靈思(Xilinx)聯(lián)合臺積電蔣尚以發(fā)布FPGA 3D封裝技術(shù)-----堆疊硅片互聯(lián)(SSI)技術(shù)。

差不多一年過去了，在10月26日賽靈思(Xilinx)又給了我們一個大驚喜，發(fā)布又一個里程牌式的產(chǎn)品----基于堆疊硅片互聯(lián)(SSI)技術(shù)的世界最大容量FPGA Virtex-7 2000T。Virtex-7 2000T利用68 億個晶體管為客戶提供了200 萬個邏輯單元，相當于 2,000 萬個 ASIC 門，專門針對系統(tǒng)集成、ASIC 替代以及 ASIC 原型和模擬仿真的市場需求。堆疊硅片互聯(lián)(SSI) 技術(shù)的應用成就了賽靈思(Xilinx)大容量FPGA，而2.5D IC堆疊技術(shù)的率先應用， 使得賽靈思(Xilinx)能夠為客戶提供兩倍于同類競爭產(chǎn)品的容量并超越摩爾定律的發(fā)展速度。而這是單硅片F(xiàn)PGA在 28nm工藝節(jié)點所根本無法實現(xiàn)的。

賽靈思(Xilinx)亞太區(qū)銷售及市場總監(jiān)張宇清，全球高級副總裁、亞太區(qū)執(zhí)行總裁湯立人，產(chǎn)品市場營銷總監(jiān)Brent Przybus

本次發(fā)布會上，賽靈思(Xilinx)稱其堆疊硅片互聯(lián)技術(shù)為2.5D而不是3D。

賽靈思公司全球高級副總裁、亞太區(qū)執(zhí)行總裁湯立人解釋了原因，3D堆疊是使用TSV技術(shù)將多顆主動元件垂直堆疊在一起, 即主動和主動堆疊，這樣的實現(xiàn)方式存在幾個挑戰(zhàn)，第一是主動元件的散熱問題;第二是在高溫狀態(tài)下， 硅通孔(TSV)所產(chǎn)生的應力影響到周邊晶體管的性能 (即周邊和其它晶體管有快又慢， 不均衡， 影響整體性能)。這些挑戰(zhàn)對于很多芯片供應商和晶圓廠來說，在未來2-3年內(nèi)都沒有可行的解決方案。

湯立人接著介紹，賽靈思(Xilinx)的堆疊硅片互聯(lián)技術(shù)是將4個28nm FPGA，通過硅中介層連接。硅中介層是被動的。因為是被動的，中間沒有晶體管，不存在TSV應力以及散熱問題。賽靈思稱其為2.5D技術(shù)，認為是可以代替3D的技術(shù)。

湯立人認為：“2.5D是一個非常大的轉(zhuǎn)折點。Virtex-72000TFPGA可以加速替代ASIC和ASSP。”據(jù)悉，賽靈思是全球第一家部署2.5D堆疊硅片互聯(lián)技術(shù)的企業(yè)。而且在FPGA行業(yè)，賽靈思(Xilinx)可能是唯一一家適合2.5D技術(shù)的企業(yè)，這要得益于賽靈思 的FPGA的獨特架構(gòu)。賽靈思亞太區(qū)銷售及市場總監(jiān)張宇清解釋到：“CPU廠商很難做到，別的FPGA廠商也很難做，因為2.5D技術(shù)跟原來的架構(gòu)非常有關(guān)系，賽靈思的FPGA架構(gòu)是Column Base，加減模塊比較方便，每個Column之間是可以連接在一起，四個之間連接起來，走線是最短的。如果不是這種架構(gòu)，邏輯是隨便放的，很難做到。”

Virtex-7 2000T對于拓展FPGA業(yè)務發(fā)展是非常重要的，體現(xiàn)在：一，可以替代ASIC和ASSP，替代2000萬門的ASIC產(chǎn)品。ASIC NRE費用非常貴，想做28nm的ASIC，需要投入5000萬-6000萬美金，比40nm ASIC投資增加了40%。二，集成度，Virtex-7 2000T在集成度方面非常成功，在功耗，性能，成本方面具有非常優(yōu)異的性價比。Virtex-7 2000T FPGA可實現(xiàn)180000MIPS，而總功耗控制在20瓦以內(nèi)。

在總體投入成本相當?shù)那闆r下，Virtex-7 2000T可把開發(fā)時間提高2/3;同時創(chuàng)建集成系統(tǒng)，提高系統(tǒng)帶寬，并因為避免了I / O互連而大幅降低功耗。此外還可以加速先進ASIC系統(tǒng)的原型設計和模擬仿真。

Virtex-7 2000T已經(jīng)開始供貨，已經(jīng)有日本的一家廠商用來做裸眼3D TV。

據(jù)悉，賽靈思同時也在進行3D技術(shù)的研發(fā)，2.5D技術(shù)會不會是一個過渡呢?湯立人表示，2.5D會一直走下去的，2.5D有自己的應用，不一定會被3D代替。目前2.5D上所有晶片都是同構(gòu)的，將來2.5D可以做到異構(gòu)。也許可以把 65nm的A/D、20nm的存儲器，還有CPU等放在一起，實現(xiàn)異構(gòu)IC互聯(lián)，那將會帶來更多的革新。而且賽靈思明年將會推出基于2.5D堆疊硅片互聯(lián)技術(shù)的7系列HT產(chǎn)品。