從整個CODECSoC視頻監(jiān)控編解碼芯片發(fā)展過程來看，圖像壓縮技術快速發(fā)展推動了圖像壓縮標準的制定，從而促使嵌入式架構及ARM及X86信號CPU處理器得以應用在編解碼芯片平臺上，DSP數(shù)字信號處理器的高性能和低功耗的可編程設計，讓SoC成為嵌入式圖像壓縮的理想平臺。在這樣的通用平臺上集成多個不同的圖像界面以及I/O接口，讓SoC得以發(fā)展成為目前備受關注的多媒體處理器，以應對監(jiān)控產(chǎn)品的推陳出新。SoC除了具有高速的ARM或x86及DSP核心系統(tǒng)之外，視頻輔助與子系統(tǒng)的處理器如高清輸出端口及報警門禁I/O或是畫面多媒體處理器也被加入到其中，這也是目前編解碼芯片越來越明確的發(fā)展趨勢。

在智能分析和高清成為主流需求的情況下，除了DSP應對一般的圖像處理之外，FPGA運算優(yōu)勢也逐漸被重視并被納入?yún)f(xié)處理器中。隨著智能監(jiān)控項目的增加，以FPGA的高速運算搭配DSP的良好信號處理能力得到重視。FPGA可以在復雜的圖像處理方面代替DSP，例如視頻分析及各種寬動態(tài)范圍的圖像壓縮處理等。對于高清圖像處理來說，F(xiàn)PGA更能提供自動曝光、自動白平衡、寬動態(tài)范圍等功能，以往DSP費力應對，只要在芯片架構中加入FPGA就可以完成復雜的矩陣運算，這樣使得編解碼部分更具有靈活的擴展性。目前，大部分的高端監(jiān)控設備已經(jīng)在朝這個方向發(fā)展。

SoC編解碼芯片的技術發(fā)展必須包括傳感器(CCD或CMOS)、圖像處理器(ISP)、圖像壓縮編解碼及網(wǎng)絡傳輸，當然，也不可以忽略高清信號格式HDcctv的發(fā)展或SLOC的局部整合。廠商常說——沒有一顆圖像編解碼單芯片CODECSoC可以完完全全地滿足所有的數(shù)字視頻監(jiān)控需求，除非那是一顆已完備得可以應付任何監(jiān)控系統(tǒng)要求，以及滿足一切應用需求的單芯片。