全球電子設計創(chuàng)新領先企業(yè)Cadence設計系統(tǒng)公司 (NASDAQ: CDNS)，日前宣布Nufront(新岸線)的NS115芯片組采用了Cadence可配置的DDR3/3L/LPDDR2存儲控制器與硬化PHY IP核，應用于其雙核ARM Cortex –A9移動應用處理器。TSMC 40LP工藝， 32位DDR3/LPDDR2接口的數(shù)據(jù)傳輸速率最高可達800Mbps，并能提供對超薄筆記本、平板電腦和智能手機等產品至關重要的基于數(shù)據(jù)流量的自動功耗管理。 Cadence 的DDR3/3L/LPDDR2 IP核完全符合JEDEC發(fā)布的最新規(guī)格，協(xié)助Nufront降低了芯片設計風險，加快了設計進程。

“我們的第三代雙核移動計算芯片NS115提供了平板電腦和智能手機產品所要求的高性能、低功耗與高質量。它已被多家國內OEM廠商選用于其最新平板電腦產品，并在香港電子展進行了展示。”Nufront市場副總裁Rock Yang說，“Cadence開發(fā)了一個創(chuàng)新的、高質量的DDR3/3L/LPDDR2 IP核架構，賦予了我們產品所需的配置靈活性，滿足了我們客戶的特定需求。”

Cadence DDR3/3L/LPDDR2 IP支持高性能、低功耗移動計算應用所需的關鍵功能，降低了設計風險，縮短產品上市時間。Cadence DDR存儲器接口IP已經(jīng)被授權應用于超過400個產品設計。與Cadence在其他DDR標準，如DDR4和LPDDR3上所做的一樣，DDR3/DDR3L/LPDDR2的解決方案的架構設計使設計師可以通過配置存儲器接口IP的參數(shù)來優(yōu)化性能、功耗和面積。

“我們Cadence DDR存儲器IP解決方案，在性能、功耗和可配置性等方面，可以針對客戶特定系統(tǒng)的要求提供特定組合，并具備SoC設計中所需的高易用性。”Cadence SoC實現(xiàn)部產品市場總監(jiān)Marc Greenberg說，“Nufront設計團隊將我們的IP完美地集成于其設計之中，將設計風險降到最低，這有賴于我們成熟的存儲器IP控制器和PHY解決方案，以及我們一如既往的確?？蛻粜酒晒Φ某兄Z。”