Cadence Design Systems周一宣布，該公司自有知識產(chǎn)權的DDR4內存物理層及內存控制器電路已經(jīng)在TSMC 28nm(28nm HPM及28nm HP)工藝下試驗成功，這將是世界上第一款28nm工藝的DDR4內存控制器。

Cadence公司產(chǎn)品部門、SOC實現(xiàn)小組領導人Marc Greenberg宣稱，我們很高興成為第一家可提供DDR4內存控制器及物理層IP授權的公司，這一成功可以幫助我們的客戶在進入下一代SOC產(chǎn)品時提高性能，減少功耗并降低風險。

Cadence基于DDR4標準在28nm工藝上已經(jīng)嘗試了多種版本的DDR物理層及控制器。官方組織JEDEC將在今年正式公布DDR4標準，與DDR3規(guī)范相比，DDR4標準預計會有超過50%的頻率提升，雙倍的內存容量提高以及更低的功耗，傳輸每bit數(shù)據(jù)時功耗減少多達40%。

Cadence的物理層家族其中包括高速DDR4物理層，預計傳輸速率可達DDR4-2400，可以滿足下一代計算、網(wǎng)絡、云計算以及家庭娛樂設備的需求，并與現(xiàn)有的DDR3及DDR3L標準保持互通性。在TSMC 28nm HPM工藝下，數(shù)字移動物理層不僅功耗更低，而且速度明顯優(yōu)于現(xiàn)有的DDR-1600、DDR-1866以及LPDDR2規(guī)范的最高速度。

總之，Cadence公司的SOC化產(chǎn)品在下一代移動產(chǎn)品設計中可以帶來更快的速度，更低的功耗。