硬體模擬在這一兩年成了EDA(電子設(shè)計(jì)自動(dòng)化)市場(chǎng)最為熱門(mén)的話(huà)題，三大EDA業(yè)者在這方面也開(kāi)始強(qiáng)化推展力道，像是Cadence(益華電腦)在去年所推出的Palladium Z1便是一例。然而，明導(dǎo)國(guó)際也不甘示弱，在2016年二月，也祭出新一代產(chǎn)品的應(yīng)用程式，希望能進(jìn)一步加速各類(lèi)系統(tǒng)的硬體模擬的時(shí)間與降低成本。

就產(chǎn)品的硬體概念而言，Cadence與明導(dǎo)的設(shè)計(jì)思維，都是由自行開(kāi)發(fā)晶片開(kāi)始，然后到發(fā)展完整的硬體系統(tǒng)，透過(guò)連網(wǎng)功能，讓晶片開(kāi)發(fā)團(tuán)隊(duì)可以不受時(shí)空限制，達(dá)到無(wú)縫接軌與交流，與此同時(shí)，系統(tǒng)本身也能一次進(jìn)行多個(gè)開(kāi)發(fā)專(zhuān)案，而不受時(shí)間不足與資源局限等因素所影響。

明導(dǎo)國(guó)際硬體模擬部門(mén)產(chǎn)品市場(chǎng)經(jīng)理Gabriele Pulini表示，硬體模擬相較于軟體的作法，不論是性能或是分析能力，都形成了相當(dāng)大的差距，這一點(diǎn)也受到不少客戶(hù)的信賴(lài)，但關(guān)鍵還是在于整個(gè)生態(tài)系統(tǒng)能否幫忙，尤其是處理器核心IP供應(yīng)商的協(xié)助，如ARM與Imagination這兩家主要的供應(yīng)商，就與明導(dǎo)在硬體模擬領(lǐng)域合作了有數(shù)年以上的時(shí)間。

他更指出，在未來(lái)，硬體模擬的發(fā)展，不單聚焦在處理器、繪圖處理器、網(wǎng)路與儲(chǔ)存等基本功能，更應(yīng)該從應(yīng)用的角度切入，像是車(chē)用電子、物聯(lián)網(wǎng)與行動(dòng)裝置等，也必須一并思考。像是智慧型手機(jī)的跑分程式，安兔兔的成績(jī)表現(xiàn)，EDA業(yè)者是否也能一并滿(mǎn)足?基于這樣的聲音，明導(dǎo)推出一系列的應(yīng)用程式，希望能協(xié)助客戶(hù)在晶片或是在系統(tǒng)開(kāi)發(fā)上，能更為貼近不同應(yīng)用市場(chǎng)的需求，所以在可預(yù)見(jiàn)的未來(lái)，硬體模擬將會(huì)進(jìn)入“應(yīng)用紀(jì)元”。

盡管如此，如何降低晶片設(shè)計(jì)流程的時(shí)間與成本，還是整個(gè)產(chǎn)業(yè)所要共同面臨的問(wèn)題，Gabriele Pulini以DFT(可測(cè)試性設(shè)計(jì))為例，該流程所扮演的角色是進(jìn)入測(cè)試階段時(shí)，要為晶片進(jìn)行功能應(yīng)用測(cè)試，但如果采用明導(dǎo)的Veloce DFT，不論是在Wide I/O、感測(cè)器或是在繪圖運(yùn)算，都能達(dá)到上千倍效能以上的成長(zhǎng)。

談到硬體模擬的發(fā)展方向，已有競(jìng)爭(zhēng)對(duì)手推出企業(yè)等級(jí)的解決方案，對(duì)此，Gabriele Pulini進(jìn)一步指出，明導(dǎo)早在2012年，就已有這樣的產(chǎn)品線，對(duì)手也隨之跟進(jìn)，這表示明導(dǎo)所看到的方向其實(shí)是對(duì)的。而在過(guò)往，EDA的目標(biāo)客群一向是IC設(shè)計(jì)業(yè)者，但既然將目光看到了應(yīng)用層面，Gabriele Pulini也不排除將解決方案銷(xiāo)售給OEM或是ODM業(yè)者，畢竟像是物聯(lián)網(wǎng)系統(tǒng)設(shè)計(jì)，就會(huì)需要考量到系統(tǒng)功耗、通訊協(xié)定與溝通等因素，明導(dǎo)的方案的確也很適合這類(lèi)系統(tǒng)的開(kāi)發(fā)。