聯(lián)華電子與全球半導體設計制造提供軟件、IP與服務的領(lǐng)導廠商新思科技(Synopsys)，日前(26日)共同宣布，兩家公司的合作已獲得成果。采用新思科技DesignWare®邏輯庫的IP組合及 Galaxy™實作平臺的一部分-寄生StarRC™萃取方案，成功完成了聯(lián)華電子第一個14奈米FinFET制程驗證工具的設計定案。

由于FinFET制程所具備的效能、功耗、芯片內(nèi)變異性以及比平面CMOS制程較低的數(shù)據(jù)保留電壓等優(yōu)勢，引起了芯片設計公司高度的興趣。此制程驗證工具將提供初期的數(shù)據(jù)，讓聯(lián)華電子得以調(diào)整其14奈米FinFET制程，并且優(yōu)化Synopsys的DesignWare IP產(chǎn)品組合，藉以得到最佳化的功耗、性能和面積。它同時也提供了數(shù)據(jù)，讓FinFET仿真模型與硅制程結(jié)果有更好的關(guān)聯(lián)性。在雙方持續(xù)發(fā)展中的合作關(guān)系上，采用新思科技DesignWare硅智財解決方案來認證聯(lián)華電子14奈米FinFET制程，可視為是雙方此次合作的第一座里程碑。

“此次設計定案的成功，是聯(lián)華電子技術(shù)上的重要里程碑，” 聯(lián)華電子市場營銷副總郭天全表示，“聯(lián)華電子的目標是提供客戶高競爭力的FinFET技術(shù)解決方案，將可協(xié)助客戶產(chǎn)品一直走在技術(shù)尖端。我們選擇了新思科技作為此次重要合作的伙伴，原因在于他們在FinFET領(lǐng)域的經(jīng)驗與專業(yè)，以及在先進制程開發(fā)優(yōu)質(zhì)DesignWare硅智財?shù)慕艹黾o錄。此次合作的成果將可大大嘉惠設計公司，為其帶來功耗、效能及成本上的好處。¨

新思科技硅智財與系統(tǒng)營銷副總John Koeter表示， “新思科技一直引領(lǐng)業(yè)界，致力于開發(fā)FinFET技術(shù)的硅智財與工具，我們與聯(lián)華電子的合作，充分展現(xiàn)了雙方共同的堅定承諾，開發(fā)通過驗證之硅智財與工具，藉此降低設計公司在整合上的風險，并且加速其產(chǎn)品的量產(chǎn)時程。”