【導讀】16日，臺積電宣布，與北京清華大學共同發(fā)表65奈米產(chǎn)學合作成果，該校于半數(shù)位鎖相回路(Phase Lock Loop)以及類比數(shù)位轉(zhuǎn)換器(Analog Digital Converter)二項研究，因臺積電在臺灣晶圓廠所提供的65nm制程晶圓共乘服務(wù)，創(chuàng)下世界級的里程碑，為中國的積體電路設(shè)計業(yè)帶來創(chuàng)新發(fā)展。

16日，臺積電宣布，與北京清華大學共同發(fā)表65納米產(chǎn)學合作成果，該校于半數(shù)位鎖相回路(Phase Lock Loop)以及類比數(shù)位轉(zhuǎn)換器(Analog Digital Converter)二項研究，因臺積電在臺灣晶圓廠所提供的65nm制程晶圓共乘服務(wù)，創(chuàng)下世界級的里程碑，為中國的積體電路設(shè)計業(yè)帶來創(chuàng)新發(fā)展。

臺積電今(2010)年起在臺灣晶圓廠提供北京清華大學學生多次65奈米及90奈米制程晶圓共乘服務(wù)，讓該校學生們在臺積電協(xié)助下，落實系統(tǒng)單晶片（SoC）的數(shù)位、類比、射頻混合信號積體電路設(shè)計以及IP等先進研究專案的創(chuàng)新開發(fā)，臺積電表示，目前已有具體成效。

在鎖相回路電路方面，已領(lǐng)先業(yè)界開發(fā)半數(shù)位(Semi-Digital)的設(shè)計方式，有效改善傳統(tǒng)全類比(Full Analog)及全數(shù)位(Full Digital)設(shè)計所導致的高漏電與高耗電的缺點，達到先進制程縮小晶片尺寸并能同時降低耗電的顯著成果，與國際已發(fā)表的傳統(tǒng)設(shè)計相較具有明顯優(yōu)勢。

類比數(shù)位轉(zhuǎn)換器方面，北京清華大學針對無線通訊產(chǎn)品所需的類比數(shù)位轉(zhuǎn)換器進行研究，提出簡化放大器與比較器的設(shè)計，在臺積電65奈米制程1volt（伏特）標準工作電壓下，其信號對諧波失真與噪聲比(Signal to Noise plus Distortion Reduction， SNDR) 精確性高達95dB (分貝)，同時耗電小于380μw（微瓦），并且在工作電壓降低到0.6volt時，仍然保有90.2dB的SNDR水準，突破業(yè)界現(xiàn)有的SNDR表現(xiàn)。