【導(dǎo)讀】聯(lián)電在先進(jìn)材料與組件研發(fā)方面獲得重要的成果       聯(lián)電在2006超大規(guī)模集成電路技術(shù)會(huì)議中，針對(duì)先進(jìn)材料與組件研發(fā)提案報(bào)告其重要研究成果。     這些重要發(fā)現(xiàn)主要針對(duì)半導(dǎo)體組件微小化，其中包括在先進(jìn)鎳-全金屬硅化閘極技術(shù)上簡(jiǎn)易有效地強(qiáng)化MOSFET效能的方法、采用新鍺化硅材料在p-MOSFET上獲得較高的遷移率通道與較佳的效能、以及透過(guò)在嵌入式源極／閘極上使用應(yīng)變鍺化硅，創(chuàng)造淺層接面創(chuàng)新方法。       聯(lián)電在會(huì)議中提出數(shù)項(xiàng)重要發(fā)現(xiàn)，大多集中在如何跨越晶體管效能微小化的技術(shù)鴻溝，包括在電閘極、通道材料以及淺層接面微小化的方法上。       在電閘極方面，在鎳-全金屬硅化閘極上使用獨(dú)一無(wú)二的應(yīng)變工程技術(shù)來(lái)達(dá)到強(qiáng)化效能的成果，在面對(duì)未來(lái)需要用到特殊材質(zhì)與復(fù)雜制程挑戰(zhàn)上，全金屬硅化閘極被認(rèn)為是目前多晶硅電閘極與未來(lái)雙功函數(shù)金屬閘極間最令人期待的轉(zhuǎn)折點(diǎn)，只要在一般全金屬硅化制程中將兩個(gè)步驟的順序倒轉(zhuǎn)，獨(dú)特的包覆全金屬硅化閘極架構(gòu)就能在NMOS中提高10%的驅(qū)動(dòng)電流，此閘極架構(gòu)中與其它應(yīng)力層之間的互動(dòng)與效能數(shù)據(jù)也在這次會(huì)議中提出。       聯(lián)電在會(huì)議中同時(shí)也提到使用替代材料的話題，舉例來(lái)說(shuō)，鍺化硅或鍺可以取代MOSFET通道中的硅，以協(xié)助CMOS晶體管微小化，聯(lián)電的工程師同時(shí)也展示了隨著次世代高效能p-MOSFET問(wèn)世，經(jīng)仔細(xì)運(yùn)算在晶圓平面及特殊方向上布置上令人期待的鍺化硅通道，可使制成之p-MOSFET產(chǎn)生高達(dá)48%的驅(qū)動(dòng)電流增益，這是前所未有的成就。除此之外，當(dāng)(110)鍺化硅通道p-MOSFET進(jìn)一步與壓縮應(yīng)力覆蓋層結(jié)合，(110)鍺化硅信道p-MOSFET則能將驅(qū)動(dòng)電流改善提升至80%，充分展示了這項(xiàng)組件架構(gòu)令人期待的優(yōu)勢(shì)。       在接面微小化方面，這次會(huì)議中也展示了一個(gè)獨(dú)特的超淺接面組件結(jié)構(gòu)，配有擴(kuò)散阻障層及含硼的鍺化硅(SiGe:B)應(yīng)變層之p-MOSFET，即使在過(guò)熱處理之下，嵌入式擴(kuò)散阻障層仍能有效地壓抑硼過(guò)度擴(kuò)散，因此產(chǎn)生了絕佳的短通道控制效果，此項(xiàng)方法能幫助超淺接面成型并且可以減少30%的接面深度，另外能同時(shí)在僅使用傳統(tǒng)活化制程的情況下，維持較低的源極／汲極延伸區(qū)電阻，此項(xiàng)組件架構(gòu)可與其它遷移率強(qiáng)化技術(shù)兼容使用，此項(xiàng)研究中也特別強(qiáng)調(diào)效能結(jié)合數(shù)據(jù)的呈現(xiàn)。