片上系統(tǒng)的出現(xiàn)使得芯片可以實現(xiàn)更加復雜的功能，獲取更高的性能，但同時其內(nèi)部信號也變得越來越難以觀察和控制，相應(yīng)的測試和調(diào)試工作也遇到了難以克服的時間復雜性困難。國際半導體技術(shù)路線圖( Internat io nal Technolo gy Roadmap for Semico nducto rs，IT RS) 指出，調(diào)試和定位問題所需要的時間將會隨著工藝的進步呈指數(shù)型增長。由于測試和調(diào)試工作的復雜性，其費用往往比設(shè)計費用還要高，大約要占整個SoC 總設(shè)計成本的1/ 3 以上。在整個SoC 的硬件設(shè)計過程中，從第一次投片到最后成功的實現(xiàn)所有功能，硬件調(diào)試的時間已經(jīng)接近整個時間的35%，而且這個數(shù)字隨著集成度的提高還會增加。

在整個片上系統(tǒng)中，微處理器是核心，也是最復雜的模塊，所以各個處理器內(nèi)核的提供商也都投入了大量的研發(fā)力量，在其內(nèi)核中集成了豐富的調(diào)試功能。當今流行的調(diào)試技術(shù)大多采用復用JT AG 的調(diào)試方案，但是這種方法一般都是在目標系統(tǒng)內(nèi)部插入掃描鏈，當處理器高速工作的時候，難免會限制處理器性能的提高。

為此，該設(shè)計提出一種新的調(diào)試結(jié)構(gòu)，它不依賴JTA G接口且需要較少的引腳開銷，通過掛接在片上高速總線上來實時監(jiān)測片內(nèi)通信狀況，同時它直接與處理器進行交互，能夠在不影響處理器正常工作的情況下控制處理器以及訪問所有片上存儲單元，用戶可以通過專用的數(shù)據(jù)輸出鏈路進行遠程調(diào)試，發(fā)布調(diào)試指令以及獲取反饋信息。結(jié)合以上特點，該設(shè)計將以文獻[ 3]中提出的一個良好調(diào)試結(jié)構(gòu)所需具備的三個基本特征作為設(shè)計出發(fā)點: 調(diào)試的可觀察性; 調(diào)試的可控制性; 高效的通信效率; 低入侵性。

1 調(diào)試系統(tǒng)構(gòu)成

以硬件調(diào)試模塊DSU 為核心，AMBA 2. 0 總線為構(gòu)架，專用UART 為調(diào)試鏈路接口的系統(tǒng)結(jié)構(gòu)如圖1所示。

圖1 調(diào)試系統(tǒng)結(jié)構(gòu)圖

調(diào)試主機通過總線接口U ART 對調(diào)試單元發(fā)出調(diào)試指令; 調(diào)試單元將控制系統(tǒng)的調(diào)試狀態(tài)，在滿足觸發(fā)條件時將通過與處理器的直接通信來掛起處理器，用戶可以利用調(diào)試主機通過調(diào)試接口訪問片上所有存儲單元，獲取系統(tǒng)狀態(tài)信息; 總線追蹤緩存可以工作在兩種模式下，在正常模式下通過DSU 實時記錄總線通信狀態(tài)，而在調(diào)試模式下，將由調(diào)試主機對其進行訪問，尋找問題發(fā)生的根源; 指令追蹤緩存處于微處理器內(nèi)部，用來存儲執(zhí)行過的指令; 調(diào)試接口UART 將為調(diào)試主機和總線之間提供協(xié)議轉(zhuǎn)換服務(wù)，實現(xiàn)串行數(shù)據(jù)與并行數(shù)據(jù)的相互轉(zhuǎn)化。

1. 1 AHB 總線

在SoC 設(shè)計中，芯片內(nèi)部總線的設(shè)計往往決定了芯片的性能、功耗與各模塊的復雜度。通常依據(jù)以下兩個方面選取總線: 一是芯片設(shè)計流程其內(nèi)在的需求，二是對交換帶寬、延時和效率靈活性的需求。該設(shè)計采用ARM 公司提出的一種片內(nèi)高速總線協(xié)議AHB，它具有以下特點: 支持突發(fā)傳輸; 支持分塊傳輸; 單周期總線控制權(quán)移交; 單時鐘沿操作; 非三態(tài)執(zhí)行; 寬數(shù)據(jù)總線架構(gòu); 數(shù)據(jù)和地址流水重疊。此外，該協(xié)議還支持靜態(tài)時序分析以及友好的測試插入。

該系統(tǒng)設(shè)計的AHB 結(jié)構(gòu)如圖2 所示，由主從模塊、仲裁器以及地址譯碼器構(gòu)成，采用中央多路選擇器的互聯(lián)方式。作為核心部件，仲裁器接收最多16 個主設(shè)備的總線請求，為實現(xiàn) 可配置!的設(shè)計初衷，采用基于分治的仲裁策略，實現(xiàn)了固定與輪詢兩種優(yōu)先級算法，可以供用戶靈活選用。AHB 采用的集中式地址譯碼機制，有利于提高外圍設(shè)備的可移植性，中央譯碼器根據(jù)地址總線發(fā)來的地址以及各個從機的身份信息進行譯碼以選擇從設(shè)備，該設(shè)計為減少運算邏輯和降低功耗，僅對地址的高端位進行判別。整個AHB 系統(tǒng)由多路選擇器連接起來，避免了采用三態(tài)總線帶來的功耗、速度以及可測性方面的問題，系統(tǒng)所需的控制信號和地址數(shù)據(jù)將由多路選擇器路由到相應(yīng)的目的設(shè)備，而根據(jù)路由的方向可將多路選擇器分為主模塊到從模塊多路選擇器和從模塊到主模塊的多路選擇器。此外，為了解決在沒有主機請求總線時的總線停靠( bus parking ) 問題，此系統(tǒng)還設(shè)計了一個缺省主設(shè)備( default master) ,其選擇停靠的主機號依賴選取的仲裁算法。split 傳送是AHB 的一個顯著特點，它在防止系統(tǒng)死鎖和充分利用總線方面起到了積極作用，這里為了解決分塊鎖定( split lo cked) 這一矛盾以及地址未命中問題，設(shè)計實現(xiàn)了一個虛擬從設(shè)備( dummy slave) ，當以上問題出現(xiàn)時，將由虛擬從設(shè)備代為發(fā)送回應(yīng)信號。

硬件調(diào)試支持單元設(shè)計 1' />

圖2 AH B 總線系統(tǒng)互聯(lián)結(jié)構(gòu)