內(nèi)容提要：

· 新一代Virtuoso 模擬設計環(huán)境(ADE)，助力工程師探索、分析并驗證是否達到設計目標，確保周期內(nèi)設計目標的一致性

· Virtuoso版圖工具在大型芯片版圖設計中的縮放、平移及圖形生成方面的性能提速達 100 倍之多

2016年4月13日，中國上海 —— 楷登電子(美國 Cadence 公司，NASDAQ: CDNS)今日發(fā)布新一代Virtuoso® 設計平臺，可以為設計師實現(xiàn)平均達10倍的全平臺性能和容量的提升。該平臺包括采用多項新技術的Cadence® Virtuoso 模擬設計環(huán)境(ADE)工具，和進一步提高性能的Cadence Virtuoso 版圖工具， 來全面地應對汽車安全、醫(yī)療器械及物聯(lián)網(wǎng)(IoT)應用的需求。

新一代Virtuoso ADE產(chǎn)品套件

自1991年伊始，Virtuoso® 技術與工具平臺就已在定制化IC和模擬設計的前端中被廣泛采用，25年中，Virtuoso平臺幫助無以數(shù)計的工程師和IC設計制造商將創(chuàng)新的設計在產(chǎn)品中實現(xiàn)并投放市場?，F(xiàn)在，不斷涌現(xiàn)的全新行業(yè)標準、先進工藝節(jié)點設計及更高的系統(tǒng)設計要求帶來了一系列挑戰(zhàn)，新一代 Cadence Virtuoso ADE 產(chǎn)品套件應運而生，助力工程師充分探索、分析并驗證其設計，確保全周期內(nèi)設計目標的一致性。數(shù)據(jù)處理能力的增強表現(xiàn)在加載數(shù)據(jù)庫超過 1 GB 的波形文件時速度最快可提高 20 倍;同時其版本管理和設置文件的加載性能最高可提升 50 倍。套件的關鍵技術包括：

· Virtuoso ADE探索工具(Virtuoso ADE Explorer)：快速、精確的實現(xiàn)設計參數(shù)實時調(diào)節(jié);自動生成 合格/不合格設計的數(shù)據(jù)列表;提供了完整的工藝角及蒙特卡羅隨機抽樣統(tǒng)計環(huán)境用于檢測并修復工藝隨機變化問題

· Virtuoso ADE 組裝工具(Virtuoso ADE Assembler)：助力工程師分析不同工藝-電壓-溫度(PVT)參數(shù)組合下的設計性能，并提供基于圖形用戶界面(GUI)的驗證方案，幫助設計師更方便的進行條件性和相關性的仿真

· Virtuoso ADE驗證工具(Virtuoso ADE Verifier)：模擬驗證技術的重大進步。集成儀表板可幫助工程師輕松進行設計驗證，確保全部模塊都符合整體設計規(guī)范

“全新Virtuoso ADE驗證工具技術與Virtuoso ADE組裝工具技術具備設計規(guī)劃能力，讓設計團隊更加高效”，華為海思圖靈處理器業(yè)務部副總經(jīng)理刁焱秋說，“我們是全新Cadence Virtuoso ADE產(chǎn)品套件的早期客戶之一，這一套件幫助我們將模擬IP驗證效率提升了近30%，驗證發(fā)現(xiàn)的問題數(shù)量減少了一半。套件的全新功能將令我們的智能手機和網(wǎng)絡芯片項目獲益匪淺。”

Virtuoso版圖工具性能提升

增強的Virtuoso 版圖套件通過加速性能和效率來應對復雜版圖帶來的挑戰(zhàn)，用于器件、單元、模塊及芯片級的全定制模擬、數(shù)字與混合信號設計。最新版本在以下功能得到增強：

· 圖形渲染性能：大版圖上縮放、平移、及圖形顯示的速度可提高 10 -100 倍

· 模塊生成器(ModGen)：采用交互式圖形處理流程，ModGens 的實時定制更為直觀、簡單;新版本的模塊生成器現(xiàn)在還支持設計單元的同步克隆，產(chǎn)生的版圖單元具有相同的物理特性，如晶體管的長度和寬度。這樣的話，版圖設計師只需要設計一次并重復使用。

· 創(chuàng)新結構化器件級布線：結構化的器件級布線功能可實現(xiàn)最高 50 % 的布線效率提升

“25年以來，客戶一直都非常信任Cadence Virtuoso平臺，基于該平臺每年有數(shù)以千計的設計流片，”Cadence 全定制IC 與 PCB 部門高級副總裁兼總經(jīng)理 Tom Beckley 表示。“目前，業(yè)內(nèi)對全定制設計的需求空前強烈，很多設計愈加復雜，我們要進一步簡化設計過程，從而幫助客戶滿足進度要求，按時完成設計。新一代Virtuoso平臺的推出使高速、精確的全定制設計成為可能，再次證實了 Cadence 在全定制設計前沿領域的創(chuàng)新能力。”