[導讀]美國國家半導體公司 (NS)宣布推出一款可支持下一代基站結(jié)構(gòu)的串行/解串器。
美國國家半導體公司 (NS)宣布推出一款可支持下一代基站結(jié)構(gòu)的串行/解串器。
美國國家半導體新推出的 CPRI (Common Public Radio Interface) 串行/解串器是全球第一顆延遲校準測量準確度達到正負 800ps的芯片，而且在信號電壓及抖動方面的表現(xiàn)也超過 了CPRI 接口標準的有關規(guī)定。此外，這款型號為 SCAN25100 CPRI 的串行/解串器可以利用芯片上的兩個鎖相環(huán)路自動將遠程射頻單元 (radio head) 同步到負責基帶處理工作的基站。
利用這些特點，采用多天線技術的分散式基站結(jié)構(gòu)可提高發(fā)射效率及數(shù)據(jù)傳輸量，加強系統(tǒng)設計的靈活性，以及擴大覆蓋范圍，同時也可降低設備安裝 (backhaul)、借用場地及擴大帶寬等方面的成本。
美國國家半導體的 SCAN25100 CPRI 串行/解串器除了適用于新一代的 GSM、CDMA、W-CDMA、CDMA2000、WiMAX、TD-SCDMA 及其他基站結(jié)構(gòu)之外，也適用于雷達系統(tǒng)、衛(wèi)星通信設備、測試儀器、醫(yī)療成像設備、高能粒子加速設備及其他高性能的數(shù)據(jù)傳輸系統(tǒng)。
基站的供應商及運營商必須充分利用現(xiàn)有的頻譜，提高寬帶網(wǎng)絡的容量，以及進一步擴大其覆蓋范圍，才可在符合成本效益的基礎上，確保能夠傳送大量數(shù)據(jù)及移動通信設備的寬帶視頻信號。由于目前的調(diào)制及編碼技術無論在頻率還是速度方面，已接近理論上傳輸極限，因此供應商及運營商都紛紛將技術改革的重點放在打破地域的限制上，例如采用分散式基站結(jié)構(gòu)以及更多的天線，以便為廣大的移動電話用戶提供媲美 DSL 線路的卓越傳送效果。
分散式基站結(jié)構(gòu)將射頻電路從基站，移到了各個天線端口，讓射頻系統(tǒng)不必集中在一個地方。這些遠程射頻單元 (RRH) 會產(chǎn)生互連延遲及同步問題，對中央基站造成干擾，因此技術上仍有許多問題尚待解決。美國國家半導體的 SCAN25100 CPRI 串行/解串器不但采用正申請專利的高精度延遲校準測量 (DCM) 電路，而且其中的發(fā)送及接收系統(tǒng)鎖相環(huán)路都各自獨立，因此系統(tǒng)無需另外添加任何元件，無需進行復雜的干預，可準確測量延遲時間，以及確保遠程射頻單元與中央基站保持同步。
為了進一步提高移動電話的傳輸量及覆蓋范圍，從而降低單位數(shù)據(jù)量的傳輸成本。一個重要的方向就是遠端射頻單元采用具備波束賦形能力的智能天線以及多輸入多輸出天線。但這些多天線系統(tǒng)對準確定時有更嚴格的要求，而采用傳統(tǒng)的邏輯電路設計很難準確校準基站與這些遠程射頻單元之間的延遲。為了確?？梢愿櫺≈?nbsp;200ps 的光纖延遲變動，美國國家半導體的 SCAN25100 CPRI 串行/解串器集成延遲校準測量 (DCM) 電路，以便能夠準確測量基站至遠程射頻單元以及各遠程射頻單元之間的光纖延遲時間，而且準確度保證可達正負 800ps。這個正申請專利的延遲校準測量電路也可準確指出芯片本身的固有延遲時間，以及測量芯片以外的系統(tǒng)延遲。延遲校準測量電路采用透明的操作方式，絕對不會干擾 CPRI 數(shù)據(jù)鏈路。系統(tǒng)軟件可隨時啟動延遲校準測量電路，必要時甚至可以每隔 5ms 便發(fā)出一次啟動指令，例如跟蹤指定溫度范圍內(nèi)的光纖延遲變化時便需要比較頻繁啟動延遲校準測量電路。
美國國家半導體的 2457.6Mbps、1228.8Mbps及 614.4Mbps SCAN25100 CPRI 串行/解串器除了內(nèi)置準確的延遲校準電路及獨立的發(fā)送和接收系統(tǒng)鎖相環(huán)路之外，還具備先進的高速混合信號和時鐘管理以及信號調(diào)節(jié)等功能。此外，SCAN25100 芯片還內(nèi)置可設定的串行發(fā)射去加重及接收均衡電路，其抖動及電壓方面的表現(xiàn)都超出 CPRI 有關高電壓和低電壓操作時的標準規(guī)定。這款芯片也具備 8b/10b 編碼、、逗號檢測、鎖定檢測、CPRI 信號和幀遺失檢測、串行終端、可編程的 LVTTL 或 1.8V 的 CMOS 并行接口、具備 JTAG SCAN 測試能力的IEEE 1149.1/6、以及其他功能。由于 SCAN25100 芯片具有卓越的信號的去抖能力，而且具備 8kV 的靜電釋放及熱插拔等保護功能，因此是光纖、底板以及 15 米或更長電纜的理想互連解決方案。
SCAN12100 芯片是 SCAN25100 芯片的低速版，有1228.8Mbps 及 614.4Mbps 兩個速度可供選擇，其他的功能基本上與 SCAN25100 芯片相同，目前已有大量現(xiàn)貨供應。
美國國家半導體的 SCAN25100 及 SCAN12100 以 CPRI成幀器協(xié)議作為高級 FPGA 代碼，確保優(yōu)化系統(tǒng) 模塊。按照客戶要求而編寫的高級代碼可以隨時載入現(xiàn)有的低成本 FPGA 之內(nèi)。這個特別為其優(yōu)化的系統(tǒng)分割設計將模擬串行/解串器、定時及延遲校準測量等復雜的功能集成到 SCAN25100 及 SCAN12100 之內(nèi)，而 FPGA 則負責執(zhí)行邏輯功能。這種系統(tǒng)分割設計在抑制信號抖動及加強定時準確性方面都有極卓越的表現(xiàn)，而且可確保系統(tǒng)設計適用于未來一代的產(chǎn)品。
美國國家半導體新推出的 CPRI (Common Public Radio Interface) 串行/解串器是全球第一顆延遲校準測量準確度達到正負 800ps的芯片，而且在信號電壓及抖動方面的表現(xiàn)也超過 了CPRI 接口標準的有關規(guī)定。此外，這款型號為 SCAN25100 CPRI 的串行/解串器可以利用芯片上的兩個鎖相環(huán)路自動將遠程射頻單元 (radio head) 同步到負責基帶處理工作的基站。
利用這些特點，采用多天線技術的分散式基站結(jié)構(gòu)可提高發(fā)射效率及數(shù)據(jù)傳輸量，加強系統(tǒng)設計的靈活性，以及擴大覆蓋范圍，同時也可降低設備安裝 (backhaul)、借用場地及擴大帶寬等方面的成本。
美國國家半導體的 SCAN25100 CPRI 串行/解串器除了適用于新一代的 GSM、CDMA、W-CDMA、CDMA2000、WiMAX、TD-SCDMA 及其他基站結(jié)構(gòu)之外，也適用于雷達系統(tǒng)、衛(wèi)星通信設備、測試儀器、醫(yī)療成像設備、高能粒子加速設備及其他高性能的數(shù)據(jù)傳輸系統(tǒng)。
基站的供應商及運營商必須充分利用現(xiàn)有的頻譜，提高寬帶網(wǎng)絡的容量，以及進一步擴大其覆蓋范圍，才可在符合成本效益的基礎上，確保能夠傳送大量數(shù)據(jù)及移動通信設備的寬帶視頻信號。由于目前的調(diào)制及編碼技術無論在頻率還是速度方面，已接近理論上傳輸極限，因此供應商及運營商都紛紛將技術改革的重點放在打破地域的限制上，例如采用分散式基站結(jié)構(gòu)以及更多的天線，以便為廣大的移動電話用戶提供媲美 DSL 線路的卓越傳送效果。
分散式基站結(jié)構(gòu)將射頻電路從基站，移到了各個天線端口，讓射頻系統(tǒng)不必集中在一個地方。這些遠程射頻單元 (RRH) 會產(chǎn)生互連延遲及同步問題，對中央基站造成干擾，因此技術上仍有許多問題尚待解決。美國國家半導體的 SCAN25100 CPRI 串行/解串器不但采用正申請專利的高精度延遲校準測量 (DCM) 電路，而且其中的發(fā)送及接收系統(tǒng)鎖相環(huán)路都各自獨立，因此系統(tǒng)無需另外添加任何元件，無需進行復雜的干預，可準確測量延遲時間，以及確保遠程射頻單元與中央基站保持同步。
為了進一步提高移動電話的傳輸量及覆蓋范圍，從而降低單位數(shù)據(jù)量的傳輸成本。一個重要的方向就是遠端射頻單元采用具備波束賦形能力的智能天線以及多輸入多輸出天線。但這些多天線系統(tǒng)對準確定時有更嚴格的要求，而采用傳統(tǒng)的邏輯電路設計很難準確校準基站與這些遠程射頻單元之間的延遲。為了確?？梢愿櫺≈?nbsp;200ps 的光纖延遲變動，美國國家半導體的 SCAN25100 CPRI 串行/解串器集成延遲校準測量 (DCM) 電路，以便能夠準確測量基站至遠程射頻單元以及各遠程射頻單元之間的光纖延遲時間，而且準確度保證可達正負 800ps。這個正申請專利的延遲校準測量電路也可準確指出芯片本身的固有延遲時間，以及測量芯片以外的系統(tǒng)延遲。延遲校準測量電路采用透明的操作方式，絕對不會干擾 CPRI 數(shù)據(jù)鏈路。系統(tǒng)軟件可隨時啟動延遲校準測量電路，必要時甚至可以每隔 5ms 便發(fā)出一次啟動指令，例如跟蹤指定溫度范圍內(nèi)的光纖延遲變化時便需要比較頻繁啟動延遲校準測量電路。
美國國家半導體的 2457.6Mbps、1228.8Mbps及 614.4Mbps SCAN25100 CPRI 串行/解串器除了內(nèi)置準確的延遲校準電路及獨立的發(fā)送和接收系統(tǒng)鎖相環(huán)路之外，還具備先進的高速混合信號和時鐘管理以及信號調(diào)節(jié)等功能。此外，SCAN25100 芯片還內(nèi)置可設定的串行發(fā)射去加重及接收均衡電路，其抖動及電壓方面的表現(xiàn)都超出 CPRI 有關高電壓和低電壓操作時的標準規(guī)定。這款芯片也具備 8b/10b 編碼、、逗號檢測、鎖定檢測、CPRI 信號和幀遺失檢測、串行終端、可編程的 LVTTL 或 1.8V 的 CMOS 并行接口、具備 JTAG SCAN 測試能力的IEEE 1149.1/6、以及其他功能。由于 SCAN25100 芯片具有卓越的信號的去抖能力，而且具備 8kV 的靜電釋放及熱插拔等保護功能，因此是光纖、底板以及 15 米或更長電纜的理想互連解決方案。
SCAN12100 芯片是 SCAN25100 芯片的低速版，有1228.8Mbps 及 614.4Mbps 兩個速度可供選擇，其他的功能基本上與 SCAN25100 芯片相同，目前已有大量現(xiàn)貨供應。
美國國家半導體的 SCAN25100 及 SCAN12100 以 CPRI成幀器協(xié)議作為高級 FPGA 代碼，確保優(yōu)化系統(tǒng) 模塊。按照客戶要求而編寫的高級代碼可以隨時載入現(xiàn)有的低成本 FPGA 之內(nèi)。這個特別為其優(yōu)化的系統(tǒng)分割設計將模擬串行/解串器、定時及延遲校準測量等復雜的功能集成到 SCAN25100 及 SCAN12100 之內(nèi)，而 FPGA 則負責執(zhí)行邏輯功能。這種系統(tǒng)分割設計在抑制信號抖動及加強定時準確性方面都有極卓越的表現(xiàn)，而且可確保系統(tǒng)設計適用于未來一代的產(chǎn)品。
下載文檔
