賽靈思公司 (Xilinx) 今天宣布即日起推出其 PlanAhead軟件的最新版本，該層次化設(shè)計(jì)與分析解決方案和賽靈思 ISE™ 軟件結(jié)合使用，可使賽靈思 Virtex-4™ 和 Spartan™-3 FPGA 實(shí)現(xiàn)比競(jìng)爭(zhēng)解決方案高出兩個(gè)速度等級(jí)的性能優(yōu)勢(shì)。該新版本還通過(guò)簡(jiǎn)化對(duì)賽靈思 FPGA 的局部重配置功能，大大節(jié)省了成本、尺寸和功耗。PlanAhead 8.1新增的生產(chǎn)率增強(qiáng)特性還包括 ExploreAhead 功能，該功能可讓設(shè)計(jì)者采用多種設(shè)計(jì)策略在盡可能短的時(shí)間內(nèi)滿足他們的時(shí)間目標(biāo)。
  
    PlanAhead 簡(jiǎn)化了綜合與布局布線之間的步驟，可幫助設(shè)計(jì)者更好地控制和了解如何以更少的設(shè)計(jì)迭代實(shí)現(xiàn)目標(biāo) Fmax。該工具可讓設(shè)計(jì)者利用層次化設(shè)計(jì)方法最大程度地減少布線擁塞，簡(jiǎn)化時(shí)鐘和互連復(fù)雜度，并探尋不同的實(shí)現(xiàn)方案。最近的客戶比較測(cè)試顯示，該軟件的Fmax 性能比競(jìng)爭(zhēng) FPGA 平均提高了 30%，這意味著可為客戶提供平均兩個(gè)速度等級(jí)的性能和成本優(yōu)勢(shì)。而對(duì)于復(fù)雜、多時(shí)鐘和高利用率的設(shè)計(jì)，它的性能更是比競(jìng)爭(zhēng)解決方案平均高出56%。 

    PlanAhead 8.1 軟件引入了新的特性和功能，可簡(jiǎn)化局部重配置設(shè)計(jì)流程。局部重配置功能允許在對(duì) FPGA 器件的預(yù)定義部分進(jìn)行重新配置的同時(shí)，器件的其余部分仍可繼續(xù)工作，從而讓客戶節(jié)省器件數(shù)量、尺寸、功耗和成本。新版本簡(jiǎn)化了動(dòng)態(tài)模塊的創(chuàng)建，允許客戶為其每個(gè)設(shè)計(jì)實(shí)現(xiàn)創(chuàng)建多個(gè)版圖布局。 

PlanAhead 8.1 的增強(qiáng)特性還特別提供了額外的設(shè)計(jì)規(guī)則檢查、重疊檢測(cè)、模塊到模塊 IO 的自動(dòng)宏創(chuàng)建，和一個(gè)新的布局布線向?qū)АlanAhead 還控制和管理這些功能在ISE中的實(shí)現(xiàn)，以提供一個(gè)簡(jiǎn)單和易用的設(shè)計(jì)環(huán)境。這些改進(jìn)使局部重配置功能更容易被用于更廣泛的應(yīng)用中，包括汽車控制功能和軟件定義無(wú)線電。它已經(jīng)在這些應(yīng)用中迅速得到采用。對(duì) PlanAhead 和 ISE 中的局部重配置支持功能感興趣的客戶，請(qǐng)聯(lián)系當(dāng)?shù)氐默F(xiàn)場(chǎng)應(yīng)用工程師。   

    PlanAhead 8.1 版提供了更高的自動(dòng)化水平和更為直觀的圖形界面，可大大縮短開(kāi)發(fā)周期。新的 ExploreAhead 功能可讓設(shè)計(jì)者和設(shè)計(jì)團(tuán)隊(duì)管理和復(fù)用多種設(shè)計(jì)策略，同時(shí)實(shí)現(xiàn)計(jì)算資源的最大化。例如，用戶可以創(chuàng)建多個(gè)版圖布局，每個(gè)版圖布局擁有自己的選項(xiàng)或策略集，并可按一定優(yōu)先順序在多個(gè)步驟中對(duì)它們進(jìn)行處理。這使得客戶能夠在盡可能短的時(shí)間內(nèi)實(shí)現(xiàn)目標(biāo)。    

其它生產(chǎn)率增強(qiáng)特性還包括對(duì)原理圖查看器的增強(qiáng)，以實(shí)現(xiàn)更高效和更直觀的瀏覽導(dǎo)航、設(shè)計(jì)分析和調(diào)試，以及對(duì)設(shè)計(jì)層次的圖形化表示，以增強(qiáng)設(shè)計(jì)探索能力。
價(jià)格和供貨情況