Cadence設(shè)計(jì)系統(tǒng)有限公司于6月26日宣布推出業(yè)界第一套完整的能夠推動SiP IC 設(shè)計(jì)主流化的EDA產(chǎn)品。 Cadence解決方案針對目前SiP設(shè)計(jì)中依賴 ‘專家工程’的方式存在的固有局限性，提供了一套自動化、 整合的、可信賴并可反復(fù)采用的工藝以滿足無線和消費(fèi)產(chǎn)品不斷提升的需求。

這套新產(chǎn)品包括Cadence® Radio Frequency SiP Methodology Kit， 兩款新的RF SiP產(chǎn)品（Cadence SiP RF架構(gòu)和Cadence SiP RF 版圖）以及三款新的數(shù)字SiP產(chǎn)品（ Cadence SiP 數(shù)字架構(gòu), Cadence SiP 數(shù)字信號完整和Cadence SiP 數(shù)字版圖）。SiP 被廣泛應(yīng)用于諸如手機(jī)、藍(lán)牙、WLAN以及包交換網(wǎng)絡(luò)等無線、網(wǎng)絡(luò)和消費(fèi)電子領(lǐng)域。

Cadence推出的RF SiP 套件為無線通信應(yīng)用的RF SiPs設(shè)計(jì)提供了自動化和加速設(shè)計(jì)流程的最新產(chǎn)品和技術(shù)。它同時提供了基于802.11 b/g無線局域網(wǎng)設(shè)計(jì)的成熟的SiP實(shí)施方法，能夠低風(fēng)險地實(shí)現(xiàn)SiP設(shè)計(jì)工藝快速并順暢的被采用。

Cadence SiP解決方案也可以與Cadence 主要的設(shè)計(jì)平臺無縫整合：可以與Encounter整合實(shí)現(xiàn)裸片抽象協(xié)同設(shè)計(jì)，與Cadence Virtuoso整合實(shí)現(xiàn)RF模塊設(shè)計(jì)，并與Cadence Allegro整合實(shí)現(xiàn)封裝與電路板的協(xié)同設(shè)計(jì)以提供尺寸、成本和性能都更為優(yōu)化的終端產(chǎn)品。   

Cadence的套件通過將驗(yàn)證方式和流程與IP相結(jié)合的方式更好的應(yīng)對無線、網(wǎng)絡(luò)和消費(fèi)電子等不同領(lǐng)域在設(shè)計(jì)方面的挑戰(zhàn)。通過采用Cadence的套件，顧客可以將其寶貴的資源投入在差異化設(shè)計(jì)而不是基礎(chǔ)設(shè)計(jì)方面。