21ic訊 新思科技有限公司（Synopsys, Inc.）日前宣布：即日起推出130納米參考流程版本3.0。該參考流程是Synopsys和華虹NEC共同合作的結晶，它將Synopsys Eclypse™ 低功耗解決方案加入到之前為設計師所提供的各種參考流程之中。 設計師們可直接進入到一條通往華虹NEC的130nm硅工藝的優(yōu)化路徑，從而確保他們滿足其項目和成本要求。

參考流程3.0具有Synopsys Galaxy™實施平臺和Discovery™驗證平臺的實施和驗證功能，可確保工程師部署各種先進的低功耗技術。參考流程3.0增加的功能包括：用于低功耗等效性驗證的Synopsys Formality™解決方案、用于靜態(tài)規(guī)則檢驗的MVRC、用于功率優(yōu)化的Power Compiler™，以及用于多電壓仿真的帶有MVSIM仿真器的VCS™。

采用華虹NEC內(nèi)部開發(fā)的單元庫、SRAM和130nm IO庫對該參考設計流程進行了驗證。華虹NEC的一個低功耗完整單元庫現(xiàn)在可供客戶使用，用于驗證參考流程的測試芯片采用了多電源和多電壓設計。
 
“華虹NEC的130nm邏輯工藝需要一種能夠應對漏電功率的流程，以滿足客戶對各種高功效設計的需求。”華虹NEC的設計服務總監(jiān)Wang Nan說：“我們與Synopsys緊密合作為我們的共同客戶提供解決方案，以確保他們能夠充分利用Synopsys的低功耗設計強項和我們的制造專長。”

“Synopsys與我們的半導體代工伙伴密切合作，確保我們的共同客戶加速從設計到制造的過程。”Synopsys企業(yè)營銷和戰(zhàn)略聯(lián)盟副總裁Rich Goldman說：“我們與華虹NEC合作，為工程師團隊提供了一種經(jīng)過驗證的參考流程。該參考流程面向華虹NEC 130nm工藝技術和利用Synopsys低功耗實施和驗證技術，推動了工程師們的系統(tǒng)級芯片設計。”

華虹NEC現(xiàn)在即可提供HHNEC-Synopsys參考流程3.0。