日本黄色一级经典视频|伊人久久精品视频|亚洲黄色色周成人视频九九九|av免费网址黄色小短片|黄色Av无码亚洲成年人|亚洲1区2区3区无码|真人黄片免费观看|无码一级小说欧美日免费三级|日韩中文字幕91在线看|精品久久久无码中文字幕边打电话

當(dāng)前位置:首頁(yè) > EDA > 電子設(shè)計(jì)自動(dòng)化
[導(dǎo)讀]Altera公司今天發(fā)布JNEye鏈路分析工具,提供驗(yàn)證和電路板級(jí)全套設(shè)計(jì)工具。JNEye支持設(shè)計(jì)人員迅速方便的評(píng)估高速Altera FPGA和SoC中的高速串行鏈路性能。該工具結(jié)合了統(tǒng)計(jì)鏈路仿真器的速度優(yōu)勢(shì)和時(shí)域波形仿真器的精度

Altera公司今天發(fā)布JNEye鏈路分析工具,提供驗(yàn)證和電路板級(jí)全套設(shè)計(jì)工具。JNEye支持設(shè)計(jì)人員迅速方便的評(píng)估高速Altera FPGA和SoC中的高速串行鏈路性能。該工具結(jié)合了統(tǒng)計(jì)鏈路仿真器的速度優(yōu)勢(shì)和時(shí)域波形仿真器的精度優(yōu)勢(shì),是一種新的混合行為仿真方法。JNEye工具經(jīng)過(guò)優(yōu)化,支持Altera 10代系列產(chǎn)品,為用戶提供了評(píng)估Altera下一代FPGA和SoC收發(fā)器鏈路性能的平臺(tái)。

Altera研究員李鵬博士評(píng)論說(shuō):“我們提供全套的系統(tǒng)級(jí)設(shè)計(jì)工具,利用這些工具,客戶可以對(duì)其系統(tǒng)中使用的FPGA和SoC迅速進(jìn)行仿真和驗(yàn)證。JNEye鏈路分析工具是這些解決方案的最新實(shí)例。使用JNEye,設(shè)計(jì)人員能夠在電路板級(jí)迅速理解我們收發(fā)器的性能,非常準(zhǔn)確的了解我們的器件與系統(tǒng)中其他器件是怎樣相互作用的。”

JNEye工具提供了混合建模方法,集成了器件特征模型,非常精確的處理工藝、電壓和溫度(PVT)變化。工具提供真實(shí)的仿真精度,簡(jiǎn)化了串行鏈路收發(fā)器的評(píng)估,而使用業(yè)界標(biāo)準(zhǔn)模型是無(wú)法實(shí)現(xiàn)這一點(diǎn)的。JNEye支持采用IBIS-AMI器件模型進(jìn)行鏈路仿真,可以評(píng)估Altera FPGA和其他發(fā)送器或者接收器之間的串行鏈路。采用JNEye鏈路分析工具,設(shè)計(jì)人員能夠針對(duì)誤碼率迅速優(yōu)化發(fā)送和接收均衡系數(shù)。工具還能用作后設(shè)計(jì)支持工具,以幫助進(jìn)行調(diào)試和驗(yàn)證。

在Quartus II軟件環(huán)境下,JNEye工具包含在Altera驗(yàn)證和電路板設(shè)計(jì)工具套裝中。這些工具支持設(shè)計(jì)人員分析并解釋數(shù)據(jù),監(jiān)視系統(tǒng)在真實(shí)條件下的性能。JNEye工具目前支持28 nm Stratix V和Arria V FPGA,以及20 nm Arria 10 FPGA和SoC。使用這一工具,Arria 10器件設(shè)計(jì)人員還可以迅速驗(yàn)證其電路板系統(tǒng)設(shè)計(jì)。

價(jià)格和供貨信息

現(xiàn)在就可以下載JNEye鏈路分析工具。需要Quartus II軟件13.1版的訂購(gòu)版許可。一個(gè)節(jié)點(diǎn)鎖定的PC許可Altera Quartus II年度軟件訂購(gòu)價(jià)格為2,995美元,可以通過(guò)Altera的eStore購(gòu)買(mǎi)。提供白皮書(shū),介紹了怎樣使用JNEye工具進(jìn)行高速鏈路建模和仿真。如果需要了解其他信息,請(qǐng)?jiān)L問(wèn)www.altera.com或者www.altera.com.cn,也可以聯(lián)系您當(dāng)?shù)氐腁ltera銷(xiāo)售代表。

本站聲明: 本文章由作者或相關(guān)機(jī)構(gòu)授權(quán)發(fā)布,目的在于傳遞更多信息,并不代表本站贊同其觀點(diǎn),本站亦不保證或承諾內(nèi)容真實(shí)性等。需要轉(zhuǎn)載請(qǐng)聯(lián)系該專(zhuān)欄作者,如若文章內(nèi)容侵犯您的權(quán)益,請(qǐng)及時(shí)聯(lián)系本站刪除( 郵箱:macysun@21ic.com )。
換一批
延伸閱讀

中國(guó),上?!?026年3月26日——低功耗可編程領(lǐng)域的領(lǐng)導(dǎo)者,萊迪思半導(dǎo)體(NASDAQ: LSCC)今日宣布正式加入英偉達(dá)(NVIDIA) Halos AI系統(tǒng)檢測(cè)實(shí)驗(yàn)室生態(tài)體系。該實(shí)驗(yàn)室是首個(gè)獲得美國(guó)國(guó)家標(biāo)準(zhǔn)協(xié)會(huì)認(rèn)...

關(guān)鍵字: 物理人工智能 傳感器 FPGA

具備彈性選項(xiàng)與先進(jìn)存儲(chǔ)數(shù)據(jù)流量管理功能的 FlexNoC 互連 IP,助力瑞薩電子打造面向自動(dòng)駕駛汽車(chē)的高能效、低延遲、高性能系統(tǒng)級(jí)芯片(SoC),并支持功能安全。

關(guān)鍵字: 片上網(wǎng)絡(luò) SoC 自動(dòng)駕駛

在工業(yè)自動(dòng)化的“神經(jīng)網(wǎng)絡(luò)”中,EtherCAT憑借其獨(dú)特的“飛過(guò)處理”機(jī)制,已成為實(shí)時(shí)控制領(lǐng)域的王者。不同于傳統(tǒng)以太網(wǎng)的存儲(chǔ)轉(zhuǎn)發(fā),EtherCAT數(shù)據(jù)幀在經(jīng)過(guò)每個(gè)從站時(shí),硬件直接從中提取數(shù)據(jù)并插入響應(yīng),這種“邊飛邊修”的...

關(guān)鍵字: EtherCAT FPGA 總線

在復(fù)雜的SoC芯片設(shè)計(jì)流程中,硬件與軟件的“割裂”往往是導(dǎo)致項(xiàng)目延期的元兇。當(dāng)RTL代碼還在仿真階段時(shí),軟件團(tuán)隊(duì)只能基于指令集模擬器(ISS)進(jìn)行開(kāi)發(fā),不僅速度慢如蝸牛,且無(wú)法捕捉真實(shí)硬件的時(shí)序細(xì)節(jié)。此時(shí),F(xiàn)PGA原型驗(yàn)...

關(guān)鍵字: SoC 硬件加速 FPGA

在工業(yè)4.0浪潮中,邊緣計(jì)算網(wǎng)關(guān)正成為連接物理世界與數(shù)字世界的核心樞紐。面對(duì)多路傳感器產(chǎn)生的海量數(shù)據(jù)洪流,傳統(tǒng)單芯片架構(gòu)已難以滿足實(shí)時(shí)性與算力的雙重需求。NVIDIA Jetson與FPGA的異構(gòu)組合,通過(guò)"前端FPGA...

關(guān)鍵字: 邊緣計(jì)算 NVIDIA Jetson FPGA

在高速網(wǎng)絡(luò)通信領(lǐng)域,F(xiàn)PGA憑借其并行處理能力成為實(shí)現(xiàn)以太網(wǎng)MAC(媒體訪問(wèn)控制)層的理想平臺(tái)。然而,面對(duì)1G甚至10Gbps的線速流量,傳統(tǒng)的“軟件式”逐包處理早已力不從心。構(gòu)建高效的包處理流水線(Packet Pro...

關(guān)鍵字: 以太網(wǎng) MAC FPGA

在FPGA實(shí)現(xiàn)數(shù)字信號(hào)處理(DSP)算法時(shí),DSP Slice作為專(zhuān)用硬件資源,其利用效率直接影響系統(tǒng)性能與成本。本文聚焦乘加運(yùn)算(MAC)的優(yōu)化實(shí)現(xiàn),分享流水線設(shè)計(jì)與資源復(fù)用的實(shí)用技巧,幫助開(kāi)發(fā)者在有限資源下實(shí)現(xiàn)更高吞...

關(guān)鍵字: FPGA DSP

在異構(gòu)計(jì)算的浪潮中,F(xiàn)PGA憑借其可重構(gòu)特性與高能效比,成為突破算力瓶頸的“利刃”。然而,當(dāng)我們?cè)噲D通過(guò)OpenCL將FPGA納入統(tǒng)一計(jì)算平臺(tái)時(shí),一個(gè)巨大的幽靈始終盤(pán)旋在系統(tǒng)上方——內(nèi)存帶寬瓶頸。PCIe總線的有限帶寬與...

關(guān)鍵字: OpenCL FPGA

將成熟的ASIC設(shè)計(jì)遷移至FPGA平臺(tái),絕非簡(jiǎn)單的“復(fù)制粘貼”。ASIC設(shè)計(jì)追求極致的能效比和定制化物理布局,而FPGA受限于固定的邏輯單元(LUT、FF、DSP、BRAM)架構(gòu),直接移植往往導(dǎo)致資源利用率低下甚至?xí)r序收...

關(guān)鍵字: ASIC FPGA

在高性能FPGA設(shè)計(jì)中,DSP48E2 Slice絕非僅僅是一個(gè)簡(jiǎn)單的乘法單元。若將其僅視為“硬件乘法器”,將極大浪費(fèi)其潛在的算力。作為Xilinx UltraScale+架構(gòu)的核心算術(shù)引擎,DSP48E2集成了預(yù)加器、...

關(guān)鍵字: DSP48E2 FPGA
關(guān)閉
<blockquote id="5vylx"></blockquote>
  • <cite id="5vylx"><center id="5vylx"></center></cite>

    <label id="5vylx"></label>
  • <label id="5vylx"><form id="5vylx"><label id="5vylx"></label></form></label>