采用增強(qiáng)版Cadence Voltus IC電源完整性解決方案，海思半導(dǎo)體成功提速下一代芯片設(shè)計(jì)的電源簽核

楷登電子今日宣布，發(fā)布增強(qiáng)型 Cadence® Voltus™IC 電源完整性解決方案，其面向先進(jìn)工藝節(jié)點(diǎn)的電網(wǎng)簽核，其大規(guī)模并行(XP)算法選項(xiàng)采用了分布式處理技術(shù)。新算法將性能提升達(dá) 5 倍，適用于千兆級(jí)設(shè)計(jì)。Voltus 解決方案的大規(guī)模并行處理獲得大幅加強(qiáng)，可以更高效的實(shí)現(xiàn)百臺(tái)設(shè)備上千個(gè) CPU 的近線形性能擴(kuò)展。該解決方案現(xiàn)已云端就緒。

在移動(dòng)平臺(tái)、高性能計(jì)算(HPC)、機(jī)器學(xué)習(xí)、人工智能、網(wǎng)絡(luò)、汽車等先進(jìn)工藝的應(yīng)用領(lǐng)域，Voltus-XP 技術(shù)無(wú)疑是超大型芯片設(shè)計(jì)電源簽核的理想選擇。全新的大規(guī)模并行算法提供了更大容量，結(jié)合 Cadence Sigrity™ 技術(shù)，不僅電網(wǎng) IR 壓降和電遷移(EM)分析，亦或包括3DIC的芯片封裝電路板系統(tǒng)級(jí)的電氣和熱協(xié)同分析，全芯片 SoC 設(shè)計(jì)流程可以更加順暢。

“Cadence Voltus IC 電源完整性解決方案性能佳，硅片精確度高，我們一直將其用于移動(dòng)和高性能計(jì)算產(chǎn)品的設(shè)計(jì)簽核中。”海思半導(dǎo)體設(shè)計(jì)部部長(zhǎng)陳贊鋒表示，“隨著半導(dǎo)體行業(yè)在 FinFET 工藝節(jié)點(diǎn)領(lǐng)域的開拓創(chuàng)新，必須要像 Voltus 解決方案這樣擁有卓越領(lǐng)先性能的工具，才能幫助我們?cè)?24 小時(shí)的運(yùn)行時(shí)間內(nèi)完成電源簽核。我們很高興，經(jīng)過(guò)驗(yàn)證，具備大規(guī)模并行處理能力的 Voltus 解決方案的確能夠滿足我們對(duì)未來(lái) 5G芯片的設(shè)計(jì)要求。”

“Voltus IC 電源完整性解決方案專為大規(guī)模設(shè)計(jì)數(shù)據(jù)的管理而設(shè)計(jì)，可以充分滿足對(duì)芯片功耗計(jì)算、電網(wǎng)寄生參數(shù)提取、IR 壓降和 EM 分析進(jìn)行并行處理的嚴(yán)格要求。” Cadence公司全球副總裁兼數(shù)字與簽核事業(yè)部總經(jīng)理 Chin-Chi Teng 表示。“Voltus-XP 技術(shù)獨(dú)一無(wú)二，可以高效分配大量機(jī)器的處理能力，是具備精準(zhǔn)硅驗(yàn)證能力的高性能電源簽核解決方案，助力客戶優(yōu)化上市速度。”