山東濟(jì)南，2017年10月10日訊，山東高云半導(dǎo)體科技有限公司（以下簡稱“山東高云半導(dǎo)體”）今天宣布推出基于中密度晨熙^Ⓡ家族的GW2A系列FPGA芯片的DDR類儲存器接口IP核初級版（Gowin Memory Interface IP），包括相關(guān)IP軟核、參考設(shè)計及開發(fā)板等完整解決方案。

高云DDR類儲存器接口IP核初級版目前是一個通用的DDR2存儲器接口IP，兼容JESD79-2標(biāo)準(zhǔn)。該IP包含通用的DDR2內(nèi)存控制器（Memory Controller，MC）與對應(yīng)的物理層接口（Physical Interface，PHY）。后續(xù)升級版會支持晨熙^Ⓡ家族的GW2AR系列內(nèi)嵌DDR類儲存器式FPGA，功能升級將延及DDR1、DDR3內(nèi)存控制器與對應(yīng)的物理層接口。

高云DDR類儲存器接口IP核初級版為用戶提供一個通用的用戶命令接口，另一端通過PHY連接至內(nèi)存芯片，完成用戶對存儲器的訪存要求。“高云DDR類儲存器接口軟核品種豐富，能支持目前市場上的主流DDR類儲存器。”高云半導(dǎo)體軟核研發(fā)部門負(fù)責(zé)人高級經(jīng)理高彤軍先生解釋說，“目前推向市場的IP核初級版已經(jīng)能夠滿足我們很多客戶的應(yīng)用要求，但是還遠(yuǎn)遠(yuǎn)沒有達(dá)到高云器件的潛力，我們最終目標(biāo)速度是達(dá)到800Mbps到1Gbps的范圍。”

“我們提供簡明易用的IP調(diào)用界面，同時提供可用于驗(yàn)證DDR2控制器IP性能的開發(fā)板和參考設(shè)計。”高云半導(dǎo)體市場副總裁兼中國區(qū)銷售總監(jiān)黃俊先生表示，“高云半導(dǎo)體會持續(xù)在IP核的開發(fā)方面加大投入，旨在提高用戶FPGA的設(shè)計余量和整體系統(tǒng)的可靠性，同時縮短用戶的設(shè)計周期，可以讓廣大用戶盡快熟悉國產(chǎn)FPGA的架構(gòu)，逐漸認(rèn)同國產(chǎn)FPGA品牌的品質(zhì)和良好的技術(shù)支持服務(wù)。”

IP主要特征

l DDR2 MC與PHY的時鐘比例為1：2；

l 支持存儲器數(shù)據(jù)路徑寬度為8、16、24、32、40、48、56、64和72位；

l 支持單列UDIMM和SODIMM內(nèi)存模塊；

l 支持x4、x8和x16兩種數(shù)據(jù)寬度的內(nèi)存芯片；

l 可編程突發(fā)長度4或8；

l 可配置的CL；

l 可配置的CWL；

l 可配置的tFAW；

l 可配置的tRAS；

l 可配置的tRCD；

l 可配置的tRFC；

l 可配置的tRRD；

l 可配置的tRTP；

l 可配置的tWTR；

l 支持動態(tài)片上終端ODT的控制；

l 支持自動刷新和用戶啟動刷新，自動刷新間隔可配置。

IP工作頻率

l DDR2 SDRAM數(shù)據(jù)速率目前為500Mbps~560Mbps；

IP整體結(jié)構(gòu)

高云DDR類儲存器接口IP核的基本結(jié)構(gòu)，包含Memory Controller、Physical Interface等主要模塊。圖中的User Design block 是FPGA中需要與外部DDR2 SDRAM芯片所連接的用戶設(shè)計。

GW2AR、GW2A系列FPGA

GW2AR系列為內(nèi)嵌DDR類儲存器式FPGA，GW2A系列FPGA支持外掛DDR類儲存器。其中，GW2AR-18K LQ176內(nèi)嵌128M DDR1；GW2A-18KBGA封裝與 GW2A-55K BGA封裝支持外掛DDR2。

開發(fā)板與參考設(shè)計

高云DDR類儲存器接口IP核初級版， 參考設(shè)計及開發(fā)板支持GW2A-18K/55K BGA封裝FPGA對接通用DDR2存儲器，后續(xù)升級版會支持GW2AR系列內(nèi)嵌DDR類儲存器式FPGA，功能升級將延及DDR1、DDR3內(nèi)存控制器與對應(yīng)的物理層接口。

關(guān)于山東高云半導(dǎo)體：

山東高云半導(dǎo)體科技有限公司于2014年3月成立，位于濟(jì)南高新區(qū)齊魯軟件園，作為廣東高云半導(dǎo)體科技股份有限公司的全資子公司，山東高云半導(dǎo)體致力于國產(chǎn)FPGA解決方案并推動其產(chǎn)業(yè)化，旨在推出具有核心自主知識產(chǎn)權(quán)的民族品牌FPGA芯片。