分享一個(gè)比較經(jīng)典的MOS管驅(qū)動(dòng)電路

問(wèn)題提出：

現(xiàn)在的MOS驅(qū)動(dòng)，有幾個(gè)特別的需求：

1，低壓應(yīng)用

當(dāng)使用5V電源，這時(shí)候如果使用傳統(tǒng)的圖騰柱結(jié)構(gòu)，由于三極管的be有0.7V左右的壓降，導(dǎo)致實(shí)際最終加在gate上的電壓只有4.3V。這時(shí)候，我們選用標(biāo)稱gate電壓4.5V的MOS管就存在一定的風(fēng)險(xiǎn)。
同樣的問(wèn)題也發(fā)生在使用3V或者其他低壓電源的場(chǎng)合。

2，寬電壓應(yīng)用

輸入電壓并不是一個(gè)固定值，它會(huì)隨著時(shí)間或者其他因素而變動(dòng)。這個(gè)變動(dòng)導(dǎo)致PWM電路提供給MOS管的驅(qū)動(dòng)電壓是不穩(wěn)定的。
為了讓MOS管在高gate電壓下安全，很多MOS管內(nèi)置了穩(wěn)壓管強(qiáng)行限制gate電壓的幅值。在這種情況下，當(dāng)提供的驅(qū)動(dòng)電壓超過(guò)穩(wěn)壓管的電壓，就會(huì)引起較大的靜態(tài)功耗。
同時(shí)，如果簡(jiǎn)單的用電阻分壓的原理降低gate電壓，就會(huì)出現(xiàn)輸入電壓比較高的時(shí)候，MOS管工作良好，而輸入電壓降低的時(shí)候gate電壓不足，引起導(dǎo)通不夠徹底，從而增加功耗。

3，雙電壓應(yīng)用

在一些控制電路中，邏輯部分使用典型的5V或者3.3V數(shù)字電壓，而功率部分使用12V甚至更高的電壓。兩個(gè)電壓采用共地方式連接。

這就提出一個(gè)要求，需要使用一個(gè)電路，讓低壓側(cè)能夠有效的控制高壓側(cè)的MOS管，同時(shí)高壓側(cè)的MOS管也同樣會(huì)面對(duì)1和2中提到的問(wèn)題。

在這三種情況下，圖騰柱結(jié)構(gòu)無(wú)法滿足輸出要求，而很多現(xiàn)成的MOS驅(qū)動(dòng)IC，似乎也沒(méi)有包含gate電壓限制的結(jié)構(gòu)。
于是我設(shè)計(jì)了一個(gè)相對(duì)通用的電路來(lái)滿足這三種需求。

電路圖如下：

圖1 用于NMOS的驅(qū)動(dòng)電路

圖2 用于PMOS的驅(qū)動(dòng)電路

這里我只針對(duì)NMOS驅(qū)動(dòng)電路做一個(gè)簡(jiǎn)單分析：

Vl和Vh分別是低端和高端的電源，兩個(gè)電壓可以是相同的，但是Vl不應(yīng)該超過(guò)Vh。Q1和Q2組成了一個(gè)反置的圖騰柱，用來(lái)實(shí)現(xiàn)隔離，同時(shí)確保兩只驅(qū)動(dòng)管Q3和Q4不會(huì)同時(shí)導(dǎo)通。R2和R3提供了PWM電壓基準(zhǔn)，通過(guò)改變這個(gè)基準(zhǔn)，可以讓電路工作在PWM信號(hào)波形比較陡直的位置。

Q3和Q4用來(lái)提供驅(qū)動(dòng)電流，由于導(dǎo)通的時(shí)候，Q3和Q4相對(duì)Vh和GND最低都只有一個(gè)Vce的壓降，這個(gè)壓降通常只有0.3V左右，大大低于0.7V的Vce。

R5和R6是反饋電阻，用于對(duì)gate電壓進(jìn)行采樣，采樣后的電壓通過(guò)Q5對(duì)Q1和Q2的基極產(chǎn)生一個(gè)強(qiáng)烈的負(fù)反饋，從而把gate電壓限制在一個(gè)有限的數(shù)值。這個(gè)數(shù)值可以通過(guò)R5和R6來(lái)調(diào)節(jié)。

最后，R1提供了對(duì)Q3和Q4的基極電流限制，R4提供了對(duì)MOS管的gate電流限制，也就是Q3和Q4的Ice的限制。必要的時(shí)候可以在R4上面并聯(lián)加速電容。

這個(gè)電路提供了如下的特性：
1，用低端電壓和PWM驅(qū)動(dòng)高端MOS管。
2，用小幅度的PWM信號(hào)驅(qū)動(dòng)高gate電壓需求的MOS管。
3，gate電壓的峰值限制
4，輸入和輸出的電流限制
5，通過(guò)使用合適的電阻，可以達(dá)到很低的功耗。
6，PWM信號(hào)反相。NMOS并不需要這個(gè)特性，可以通過(guò)前置一個(gè)反相器來(lái)解決。