一些工程師在設(shè)計(jì)過程中經(jīng)常會發(fā)出疑問“為什么ADC的額定最小和最大增益誤差相差如此之大？”在此將針對該問題進(jìn)行深入探討并給予解答。

為特定應(yīng)用選擇高速ADC時，增益一般不是關(guān)鍵規(guī)格。在設(shè)計(jì)階段會更重視噪聲、失真、功耗和價格。但這些年來，我們了解到，一旦ADC和信號鏈中的所有其他器件得以明確，某些幸運(yùn)的工程師會計(jì)算復(fù)合信號鏈的增益，判斷它會如何影響系統(tǒng)。ADC通常不是總偏差的主要貢獻(xiàn)者，但某些器件要比其他器件更糟糕。

增益誤差指實(shí)測滿量程與理想滿量程之差，通常用滿量程的百分比表示。 我看到過的最差增益誤差規(guī)格是±10%FS，相當(dāng)于±1dB。 讓一些用戶擔(dān)心的是，某些ADC的額定最小和最大增益誤差似乎極不對稱，對此我表示同情，有些器件的最小和最大%FS規(guī)格為–6/+2、–1.5/+3.5，甚至–10/0。用戶對此類規(guī)格一般不會感到懊惱，但它們是模數(shù)轉(zhuǎn)換器，并非純粹的模擬器件，因此大多數(shù)咨詢只是想了解其中的原因。

那么，為什么會有很大差異呢？影響增益誤差的因素有多種，包括基準(zhǔn)電壓誤差、基準(zhǔn)電壓緩沖器增益誤差、多通道ADC的通道間偏差，但頭號因素卻是真正的標(biāo)稱輸入范圍與額定標(biāo)稱輸入范圍不一致。這聽起來可能很荒謬，但其實(shí)是有一些合理原因的。用戶可能絕不會想到的一個原因是，目標(biāo)輸入范圍常常是在設(shè)計(jì)或測定ADC之前設(shè)置，因?yàn)樵撈骷赡芤c另一器件功能相容或引腳相容。最小/最大增益規(guī)格為–10/0% FS的器件就是這種情況，其設(shè)計(jì)必須與原先的設(shè)計(jì)功能相容，而后者指定2-V p-p輸入范圍，最小/最大增益范圍為–4.2/+4.2%。

如果ADC的增益變化在信號鏈內(nèi)很顯著，我建議重新定義標(biāo)稱輸入范圍，使其位于分布的中心。對于–10/0%FS器件，只需將標(biāo)稱輸入范圍調(diào)低5%，即設(shè)置為1.9Vp-p。希望以上說明有助于澄清困惑。

作者

David Buchanan于1987年獲得美國弗吉尼亞大學(xué)電氣工程學(xué)士學(xué)位。他先后在STMicroelectronics、Adaptec和ADI從事市場營銷和應(yīng)用工程工作，熟悉各種高性能模擬半導(dǎo)體產(chǎn)品。 他目前是ADI公司高速轉(zhuǎn)換器產(chǎn)品線（美國北卡羅來納州格林斯博羅）的資深應(yīng)用工程師。