據(jù)報道,歐洲導彈公司和法國soitec將通過組成合資公司進行收購海豚公司。據(jù)悉,歐洲導彈公司將會為海豚整合公司注資660萬歐元(約合5200萬人民幣)用于注入現(xiàn)金,以及償還負債。歐洲導彈公司表示,從2004年開始,歐洲導彈公司就是海豚級集成公司防務應用的戰(zhàn)略客戶。
研究人員用類似于石墨烯的二維材料制造出微處理器,有些人認為,這種神奇的彈性導電材料可能會給電池、傳感器、芯片設計帶來革命性的變化。處理器只有115個晶體管,從測試標準上看它并沒有什么驚人的,不過維也納科技
最近幾年,中國的“造芯”勢力迅速崛起,由于國家的大力支持,企業(yè)對核心技術的迫切需求,我國芯片水平有明顯的突破。
一位家電業(yè)資深專家認為,空調芯片分不同檔次,像空調遙控器芯片是中低端芯片,價格在幾元以內,國產化完成不是問題。但是,變頻驅動芯片、主機芯片是高端芯片,一塊約15元,這需要長期的技術、人才積累,不是一兩年就可以突破的。像格力就使用了德州儀器的變頻驅動芯片。
NetSpeed的片上系統(tǒng)總線設計理念是將互聯(lián)網(wǎng)的網(wǎng)絡拓撲思想映射到芯片內部的設計中。即采用數(shù)據(jù)路由和分組交換技術替代傳統(tǒng)總線結構,旨在從架構上解決由于地址空間有限導致的傳統(tǒng)總線結構可擴展性差,分時通訊引起的通訊效率低下,以及全局時鐘同步引起的功耗和面積較大等問題。
新思科技(Synopsys, Inc.)近日宣布,其業(yè)界聞名的設計工具通過引入先進的人工智能(AI)技術得到增強,可以應對前沿設計中的高度復雜性問題。AI增強型工具提升了新思科技的設計平臺,并可以與近期發(fā)布的Fusion Technology™進行無縫協(xié)作,從而顯著加快上市時間(TTR),并設定了數(shù)字和定制設計的結果質量(QoR)的新標準。
中國大陸半導體行業(yè)在芯片設計、晶圓代工、封裝測試三個細分行業(yè)中競爭力依次增強。其中封裝測試行業(yè)的江蘇長電已經排進世界第三名;在晶圓代工方面大陸也在急速追趕,12吋晶圓制造線已經成為全世界的集中地;然而,芯片設計的傳統(tǒng)領域仍處于劣勢,新應用領域(人工智能、物聯(lián)網(wǎng))正在迎頭趕上。中芯國際、華虹半導體等也已經成為業(yè)界知名企業(yè)。最為尖端的芯片設計IP部分,中國最為薄弱,但ARM也已經在中國設立了合資企業(yè)。
5月14日晚通富微電(12.110, 0.21, 1.76%)(002156)發(fā)布公告表示,公司與龍芯中科技術有限公司擬在芯片設計、凸點制造、CPU 產品封裝及測試等方面進行戰(zhàn)略合作,組成合作共贏的戰(zhàn)略同盟。雙方于 2018年5月13日簽署了《通富微電子股份有限公司和龍芯中科技術有限公司合作意向書》。
說到CPU、SOC想必很多人不會陌生,但如果提到EDA工具,可能很多人就從未聽說過了。其實,EDA工具在芯片設計中發(fā)揮著巨大的作用,甚至可以說,如果沒有EDA工具,超大規(guī)模集成電路設計就幾乎是一件不可能完成的任務。
美國政府日前起訴了四位曾在Applied Materials工作過的工程師,按照美方的說法,這四人涉嫌從美國半導體設備巨頭偷取芯片設計技術,并將其出售給中國初創(chuàng)公司。
作為賽靈思和亞馬遜共同的合作伙伴,來自新加坡的浦利豐智編科技有限公司(以下簡稱浦利豐)極大地簡化了在AWS上使用賽靈思的Vivado工具的流程,讓用戶方便快捷地享受云計算,再也不用拘泥于本機計算資源的限制。
微芯片設計有時就如同我們的生活一樣,有時很小的東西會慢慢積累而變成一件很了不起的東西。設計一個巧妙的微電路,然后將它刻在一片硅上,你的一個小小的杰作就可能會引發(fā)一場科技革命。
電流密度過高導致金屬原子逐漸置換,這時就會產生電子遷移問題。當很長時間內在同一個方向有過多電流流過時,在互連線上會開始形成空洞(Void,原子耗盡時出現(xiàn))和小丘(hillock,原子積聚時產生)。足夠多的原子被置換后,會產生斷路或短路。當小丘觸及鄰近的互連線時,短路出現(xiàn),從而引起芯片失效。
各種電子設備中,從最簡單的玩具、家電、鐘表到復雜的計算機、手機、衛(wèi)星導航和尖端的通訊、航空設備上都要大量用到晶振,目前,以高精度溫補晶振(TCXO)的市場發(fā)展最為迅速,例如,采用高精度溫補晶振的GPS手機的年增長率就超過30%,還有3G 手機,GPS照相機和汽車電子等發(fā)展迅速的市場。
在向先進工藝技術發(fā)展的過程中,半導體公司除需滿足不斷增長的制造要求之外,還要面對日益增長的實現(xiàn)芯片設計一次性成功的壓力。晶圓廠期待設計符合那些面向先進工藝節(jié)點的可制造性設計(DFM)和良率導向設計(DFY)的日益復雜的規(guī)則和建議。就設計師而言,他們希望最大限度地縮小保護頻帶(guardbanding),同時實現(xiàn)最優(yōu)性能。
一家芯片設計企業(yè)的軟成本主要包括專利授權費用、開發(fā)工具費用和人力成本。購買硬核IP授權生產芯片的廠商基本只支出授權費用,自主開發(fā)的部分極少,所以這里主要討論購買軟核IP授權和指令集授權的芯片研發(fā)企業(yè)的情況。
在整體物聯(lián)網(wǎng)領域中所包含的終端技術非常多且復雜,因此并沒有單一的芯片或裝置技術能夠含括整個物聯(lián)網(wǎng)領域的需求,顯示這是一個集眾多技術、服務以及市場在一身的龐大科技領域。所有這些均連結至互聯(lián)網(wǎng),未來隨著物聯(lián)網(wǎng)定義的持續(xù)演進,物聯(lián)網(wǎng)架構設計也將持續(xù)見到演進及變革。
隨著芯片設計轉移到90nm和65nm,芯片制造商面臨著新的挑戰(zhàn)包括溫度、穩(wěn)定性及電源可靠性或電源效率的差異性等方面的挑戰(zhàn)。業(yè)界試圖通過幾種途徑努力來解決這些問題。這些努力之一就是PFI(電源前向初始化),由EDA 市場領袖Cadence 設計系統(tǒng)公司開始,通過通用的電源格式(UPF)進一步促進Accellera產業(yè)標準體系的加速形成。
芯片制造的過程就如同用樂高蓋房子一樣,先有晶圓作為地基,再層層往上迭的芯片制造流程后,就可產出必要的IC芯片。然而,沒有設計圖,擁有再強制造能力都沒有用,因此,建筑師的角色相當重要。
從整個行業(yè)來看,這并不是一個特例。雖然EDA供應商們一直在為兩種競爭性的低功率規(guī)范爭斗不休,但它們似乎忽略了一個更大的問題:類似多電壓設計等低功率技術如此困難,以至于設計人員需要重新考慮整個芯片的設計流程。在最近于加州Monterey舉行的電子設計過程(EDP)大會上,Menager和其它芯片設計師詳細探討了這方面的挑戰(zhàn)。