日本黄色一级经典视频|伊人久久精品视频|亚洲黄色色周成人视频九九九|av免费网址黄色小短片|黄色Av无码亚洲成年人|亚洲1区2区3区无码|真人黄片免费观看|无码一级小说欧美日免费三级|日韩中文字幕91在线看|精品久久久无码中文字幕边打电话

當(dāng)前位置:首頁 > 工業(yè)控制 > 電子設(shè)計自動化
[導(dǎo)讀]芯片制造的過程就如同用樂高蓋房子一樣,先有晶圓作為地基,再層層往上迭的芯片制造流程后,就可產(chǎn)出必要的IC芯片。然而,沒有設(shè)計圖,擁有再強制造能力都沒有用,因此,建筑師的角色相當(dāng)重要。

芯片制造的過程就如同用樂高蓋房子一樣,先有晶圓作為地基,再層層往上迭的芯片制造流程后,就可產(chǎn)出必要的IC芯片。然而,沒有設(shè)計圖,擁有再強制造能力都沒有用,因此,建筑師的角色相當(dāng)重要。但是IC設(shè)計中的建筑師究竟是誰呢?接下來要針對IC設(shè)計做介紹。

在IC生產(chǎn)流程中,IC多由專業(yè)IC設(shè)計公司進行規(guī)劃、設(shè)計,像是聯(lián)發(fā)科、高通、Intel等知名大廠,都自行設(shè)計各自的IC芯片,提供不同規(guī)格、效能的芯片給下游廠商選擇。因為IC是由各廠自行設(shè)計,所以IC設(shè)計十分仰賴工程師的技術(shù),工程師的素質(zhì)影響著一間企業(yè)的價值。然而,工程師們在設(shè)計一顆IC芯片時,究竟有那些步驟?設(shè)計流程可以簡單分成如下。

圖1 設(shè)計流程

設(shè)計第一步,訂定目標(biāo)

在IC設(shè)計中,最重要的步驟就是規(guī)格制定。這個步驟就像是在設(shè)計建筑前,先決定要幾間房間、浴室,有什么建筑法規(guī)需要遵守,在確定好所有的功能之后在進行設(shè)計,這樣才不用再花額外的時間進行后續(xù)修改。IC設(shè)計也需要經(jīng)過類似的步驟,才能確保設(shè)計出來的芯片不會有任何差錯。

規(guī)格制定的第一步便是確定IC的目的、效能為何,對大方向做設(shè)定。接著是察看有哪些協(xié)議要符合,像無線網(wǎng)卡的芯片就需要符合IEEE 802.11等規(guī)范,不然,這芯片將無法和市面上的產(chǎn)品兼容,使它無法和其他設(shè)備聯(lián)機。最后則是確立這顆IC的實作方法,將不同功能分配成不同的單元,并確立不同單元間鏈接的方法,如此便完成規(guī)格的制定。

設(shè)計完規(guī)格后,接著就是設(shè)計芯片的細節(jié)了。這個步驟就像初步記下建筑的規(guī)畫,將整體輪廓描繪出來,方便后續(xù)制圖。在IC芯片中,便是使用硬件描述語言(HDL)將電路描寫出來。常使用的HDL有Verilog、VHDL等,藉由程序代碼便可輕易地將一顆IC地菜單達出來。接著就是檢查程序功能的正確性并持續(xù)修改,直到它滿足期望的功能為止。

圖2 32 bits加法器的Verilog范例

有了計算機,事情都變得容易

有了完整規(guī)畫后,接下來便是畫出平面的設(shè)計藍圖。在IC設(shè)計中,邏輯合成這個步驟便是將確定無誤的HDL code,放入電子設(shè)計自動化工具(EDA tool),讓計算機將HDLcode轉(zhuǎn)換成邏輯電路,產(chǎn)生如下的電路圖。之后,反復(fù)的確定此邏輯閘設(shè)計圖是否符合規(guī)格并修改,直到功能正確為止。

圖3 控制單元合成后的結(jié)果

最后,將合成完的程序代碼再放入另一套EDA tool,進行電路布局與繞線(Place And Route)。在經(jīng)過不斷的檢測后,便會形成如下的電路圖。圖中可以看到藍、紅、綠、黃等不同顏色,每種不同的顏色就代表著一張光罩。至于光罩究竟要如何運用呢?

圖4 常用的演算芯片-FFT芯片,完成電路布局與繞線的結(jié)果

層層光罩,迭起一顆芯片

首先,目前已經(jīng)知道一顆IC會產(chǎn)生多張的光罩,這些光罩有上下層的分別,每層有各自的任務(wù)。下圖為簡單的光罩例子,以集成電路中最基本的組件CMOS為范例,CMOS全名為互補式金屬氧化物半導(dǎo)體(Complementary metal–oxide–semiconductor),也就是將NMOS和PMOS兩者做結(jié)合,形成CMOS。至于什么是金屬氧化物半導(dǎo)體(MOS)?這種在芯片中廣泛使用的組件比較難說明,一般讀者也較難弄清,在這里就不多加細究。

下圖中,左邊就是經(jīng)過電路布局與繞線后形成的電路圖,在前面已經(jīng)知道每種顏色便代表一張光罩。右邊則是將每張光罩攤開的樣子。制作是,便由底層開始,依循上一篇IC芯片的制造中所提的方法,逐層制作,最后便會產(chǎn)生期望的芯片了。

圖5 電路圖

至此,對于IC設(shè)計應(yīng)該有初步的了解,整體看來就很清楚IC設(shè)計是一門非常復(fù)雜的專業(yè),也多虧了計算機輔助軟件的成熟,讓IC設(shè)計得以加速。IC設(shè)計廠十分依賴工程師的智能,這里所述的每個步驟都有其專門的知識,皆可獨立成多門專業(yè)的課程,像是撰寫硬件描述語言就不單純的只需要熟悉程序語言,還需要了解邏輯電路是如何運作、如何將所需的算法轉(zhuǎn)換成程序、合成軟件是如何將程序轉(zhuǎn)換成邏輯閘等問題。

在了解IC設(shè)計師如同建筑師,晶圓代工廠是建筑營造廠之后,接下來該了解最終如何把芯片包裝成一般用戶所熟知的外觀,也就是“封裝”。下面將介紹IC封裝是什么以及幾個重要的技術(shù)。

本站聲明: 本文章由作者或相關(guān)機構(gòu)授權(quán)發(fā)布,目的在于傳遞更多信息,并不代表本站贊同其觀點,本站亦不保證或承諾內(nèi)容真實性等。需要轉(zhuǎn)載請聯(lián)系該專欄作者,如若文章內(nèi)容侵犯您的權(quán)益,請及時聯(lián)系本站刪除。
換一批
延伸閱讀

在當(dāng)今的高性能計算領(lǐng)域,確保處理器、存儲和加速器之間快速可靠的通信對系統(tǒng)性能和可擴展性至關(guān)重要。因此,就誕生了Compute Express Link?(CXL?)標(biāo)準(zhǔn):其目標(biāo)是實現(xiàn)一致的內(nèi)存訪問、低延遲的數(shù)據(jù)傳輸,以及...

關(guān)鍵字: 芯片設(shè)計 處理器 加速器

上海2025年8月26日 /美通社/ -- 2025年8月26日,江波龍上??偛繂踢w儀式在臨港新片區(qū)滴水湖科創(chuàng)總部灣核心區(qū)順利舉行,臨港新片區(qū)管委會領(lǐng)導(dǎo)、江波龍股東代表及管理團隊、銀行伙伴、項目施工、監(jiān)理等參建...

關(guān)鍵字: AI 芯片設(shè)計 BSP 主控芯片

芯片設(shè)計正迎來“黃金時代”,多樣化的架構(gòu)和跨廠商協(xié)作是應(yīng)對未來AI需求的必要條件。只有通過聯(lián)合開發(fā)兼容的芯片組合,才能滿足AI應(yīng)用的廣泛潛力。

關(guān)鍵字: Tenstorrent CPU RISC-V 芯片設(shè)計 AI計算

美國這 “說變就變” 的戲碼,真是讓人看笑話。此前,美國揮舞出口管制大棒,拿芯片設(shè)計軟件 EDA 對中國下黑手,妄圖用這 “芯片之母” 扼住中國半導(dǎo)體產(chǎn)業(yè)咽喉。可如今,卻灰溜溜地解除了限制。

關(guān)鍵字: EDA 芯片設(shè)計

隨著人工智能(AI)大模型的快速發(fā)展以及邊緣智能(Edge AI)的廣泛興起,越來越多的高性能并行處理器(如GPU)和更多的邊緣和端側(cè)AI系統(tǒng)級芯片(AI SoC)在市場上不斷攻城掠地;與此同時,除了傳統(tǒng)的處理器和MCU...

關(guān)鍵字: 硅IP 芯片設(shè)計 人工智能

在芯片制造的納米級戰(zhàn)場上,缺陷檢測是決定良率與性能的核心防線。從傳統(tǒng)電子束檢測(EBI)到AI驅(qū)動的良率預(yù)測模型,技術(shù)迭代不僅重塑了檢測精度與效率,更重構(gòu)了芯片制造的質(zhì)量控制范式。這場變革背后,是硬件、算法與數(shù)據(jù)科學(xué)的深...

關(guān)鍵字: 芯片制造 缺陷檢測

上海 2025年5月15日 /美通社/ --?近日,全球頂尖商業(yè)地產(chǎn)服務(wù)及投資管理公司高力國際(納斯達克/多倫多證交所代碼:CIGI)宣布,憑借行業(yè)優(yōu)勢資源及專業(yè)服務(wù),成功協(xié)助國內(nèi)芯片領(lǐng)域龍頭企業(yè)樂鑫科技(上交所:68...

關(guān)鍵字: 芯片設(shè)計 RS 人工智能 網(wǎng)絡(luò)

在經(jīng)過23年和24年連續(xù)兩年去庫存和恢復(fù)調(diào)整之后,2025年對于國內(nèi)集成電路設(shè)計產(chǎn)業(yè)來講,是迎接挑戰(zhàn)去實現(xiàn)新舊動能轉(zhuǎn)換的一年。DeepSeek等人工智能(AI)技術(shù)演進推動智能化普及帶來了諸多巨大的機會,它們正逐漸在越來...

關(guān)鍵字: DeepSeek 人工智能 芯片設(shè)計

隨著現(xiàn)代芯片的復(fù)雜性不斷提高,驗證成為芯片設(shè)計過程中最耗時和費力的部分,許多芯片設(shè)計項目通常要耗費大約60%-80%的項目資源用于驗證,并且還成為了整個設(shè)計過程中的瓶頸,能否順利完成驗證成為了決定芯片上市時間(TTM)和...

關(guān)鍵字: 芯片設(shè)計 串行總線 IP

宣布在英偉達 Grace Blackwell平臺上實現(xiàn)高達30倍的預(yù)期性能提升,加速下一代半導(dǎo)體的電路仿真

關(guān)鍵字: 半導(dǎo)體 電路仿真 芯片設(shè)計
關(guān)閉