如今的產(chǎn)品生命周期可能短至六個(gè)月,因此在這種情況下要想取得定制ASIC的低成本、低功耗和高性能優(yōu)勢(shì)幾乎是不可能的。定制ASIC的設(shè)計(jì)周期通常要一年左右,這通常要比終端產(chǎn)品的生命周期還要長(zhǎng)。另外,標(biāo)準(zhǔn)單元ASIC還具有NRE費(fèi)用(非重復(fù)工程成本),對(duì)于基本的0.13微米設(shè)計(jì),該成本約為30萬(wàn)美元,而對(duì)于具有復(fù)雜IP內(nèi)容的90nm設(shè)計(jì)將超過(guò)100萬(wàn)美元。因而當(dāng)每年的批量小于10萬(wàn)片時(shí),從經(jīng)濟(jì)角度看就不具有可行性。
基于ARM的可定制MCU可承擔(dān)FPGA的工作
去年10月, Altera公司在北京宣布了該公司的45nm FPGA的生產(chǎn)計(jì)劃。今年5月20日,Altera公司在北京發(fā)布了采用最新工藝制程的FPGA和HardCopy ASIC,并非45nm,而是TSMC今年3月才發(fā)布的40nm工藝。面對(duì)大家的疑問(wèn),Alter
為幫助設(shè)計(jì)人員提高集成度,進(jìn)一步創(chuàng)新,Altera公司發(fā)布業(yè)界首款40-nm FPGA和HardCopy® ASIC。
嵌入式系統(tǒng)中IP協(xié)議用ASIC器件電路設(shè)計(jì)
為幫助設(shè)計(jì)人員提高集成度,進(jìn)一步創(chuàng)新,Altera公司發(fā)布業(yè)界首款40-nm FPGA和HardCopy® ASIC。
許多通信系統(tǒng)都要用到多速濾波器(multirate filter),多速濾波器是指輸出數(shù)據(jù)速率與輸入數(shù)據(jù)速率不相等的濾波器,常用于某個(gè)物理接口如數(shù)模轉(zhuǎn)換器(DAC)或模數(shù)轉(zhuǎn)換器(ADC)的接口處。
許多通信系統(tǒng)都要用到多速濾波器(multirate filter),多速濾波器是指輸出數(shù)據(jù)速率與輸入數(shù)據(jù)速率不相等的濾波器,常用于某個(gè)物理接口如數(shù)模轉(zhuǎn)換器(DAC)或模數(shù)轉(zhuǎn)換器(ADC)的接口處。
ASIC和SoC器件成本的逐步上升迫使半導(dǎo)體供應(yīng)商必須進(jìn)一步開拓各個(gè)器件的市場(chǎng)以尋求滿意的投資回報(bào)。日益增長(zhǎng)的軟件使用為此提供了有效的機(jī)制,因?yàn)樵黾拥能浖?nèi)容等同于更多的功能和軟件變化提供了特定市場(chǎng)產(chǎn)品的差異化。
基于傳統(tǒng)六晶體管(6T)存儲(chǔ)單元的靜態(tài)RAM存儲(chǔ)器塊一直是許多嵌入式設(shè)計(jì)中使用ASIC/SoC實(shí)現(xiàn)的開發(fā)人員所采用的利器,因?yàn)檫@種存儲(chǔ)器結(jié)構(gòu)非常適合主流的CMOS工藝流程,不需要增添任何額外的工藝步驟。
ASIC和SoC器件成本的逐步上升迫使半導(dǎo)體供應(yīng)商必須進(jìn)一步開拓各個(gè)器件的市場(chǎng)以尋求滿意的投資回報(bào)。日益增長(zhǎng)的軟件使用為此提供了有效的機(jī)制,因?yàn)樵黾拥能浖?nèi)容等同于更多的功能和軟件變化提供了特定市場(chǎng)產(chǎn)品的差異化。