-
8,16位MCU接入TCP/IP網(wǎng)絡(luò)的資料
8,16位MCU接入TCP/IP網(wǎng)絡(luò)的資料
-
用XC9572實(shí)現(xiàn)HDB3編解碼設(shè)計(jì)
介紹了HDB3編解碼的原理和方法，給出了用CPLD實(shí)現(xiàn)E1信號(hào)HDB3編解碼的方法，同時(shí)給出了它的實(shí)現(xiàn)原理圖，最后給出了XILINX的XC9500系列可編程邏輯器件的開(kāi)發(fā)流程。
-
在系統(tǒng)可編程模擬器件ispPAC10及其應(yīng)用
介紹lattice半導(dǎo)體公司推出的可編程模擬器件ispPAC10內(nèi)部結(jié)構(gòu)及設(shè)計(jì)應(yīng)用。
-
VHDL中Loop動(dòng)態(tài)條件的可綜合轉(zhuǎn)化
論述VHDL中Loop語(yǔ)句動(dòng)態(tài)表達(dá)式的可綜合性問(wèn)題，提出三種解決方法：直接代入法、邊界擴(kuò)充法和計(jì)數(shù)器法，并對(duì)比這三類方法的適用性。
-
異步FIFO結(jié)構(gòu)及FPGA設(shè)計(jì)
首先介紹異步FIFO的概念、應(yīng)用及其結(jié)構(gòu)，然后分析實(shí)現(xiàn)異步FIFO的難點(diǎn)問(wèn)題及其解決辦法；在傳統(tǒng)設(shè)計(jì)的基礎(chǔ)上提出一種新穎的電路結(jié)構(gòu)并對(duì)其進(jìn)行綜合仿真和FPGA實(shí)現(xiàn)。
-
3-DES算法的FPGA高速實(shí)現(xiàn)
介紹3-DES算法的概要；以Xilinx公司SPARTANII結(jié)構(gòu)的XC2S100為例，闡述用FPGA高速實(shí)現(xiàn)3-DES算法的設(shè)計(jì)要點(diǎn)及關(guān)鍵部分的設(shè)計(jì)。
-
零功耗超快速CPLD器件ispMACH4000Z及其應(yīng)用
介紹了萊迪思半導(dǎo)體公司推出的零功耗超快速?gòu)?fù)雜中編程邏輯器件ispMACH4000Z的特征、結(jié)構(gòu)和原理。
-
用FPGA實(shí)現(xiàn)數(shù)據(jù)遠(yuǎn)距離的高精度傳輸
詳細(xì)闡述一種利用交錯(cuò)編碼的思想，來(lái)改遠(yuǎn)距離通信質(zhì)量的新設(shè)計(jì)。
-
固定幾何結(jié)構(gòu)的FFT算法及其FPGA實(shí)現(xiàn)
固定幾何結(jié)構(gòu)的FFT算法及其FPGA實(shí)現(xiàn)。
-
錯(cuò)誤檢測(cè)與糾正電路的設(shè)計(jì)與實(shí)現(xiàn)
針對(duì)一些惡劣的電磁環(huán)境對(duì)隨機(jī)存儲(chǔ)器（RAM）電路誤碼影響的情況，根據(jù)糾錯(cuò)編碼的基本原理，提出簡(jiǎn)單實(shí)用的能檢查兩位錯(cuò)誤并自動(dòng)糾正一位錯(cuò)誤的EDAC算法。
-
基于FPGA的高速高精度頻率測(cè)量的研究
本文介紹的測(cè)頻方法，不僅消除了直接測(cè)頻方法中對(duì)測(cè)量頻率需要采用分段測(cè)試的局際，而且在整個(gè)測(cè)試頻段內(nèi)能夠保持高精度不變。
WZQ3
幽夢(mèng)軒
yize_21
czyfeifei
domnick025
dlw626
benxiaoyu4
yym86202
keyoushide
qutian
一路向北lm
zhangmangui
mark0668
xxz21ic
zhengjianping02
zwm2011
2Q19
shaodeli12
qwwc
abh2019
- 安富利3kW模擬電源供應(yīng)器（PSU）解決方案開(kāi)發(fā)板來(lái)襲，申請(qǐng)領(lǐng)好禮
- 得捷芯聞解碼視頻研習(xí)站第五期：打造更安全、更智能、更舒適、高續(xù)航的駕乘體驗(yàn)
- FPGA供電應(yīng)用遇挑戰(zhàn)？MPS高性能FPGA供電解決方案幫你破局
- 得捷芯聞解碼研習(xí)站第四期：網(wǎng)絡(luò)安全芯片，讓您的應(yīng)用系統(tǒng)無(wú)懈可擊
- “變現(xiàn)”指南：上傳資料獲三重紅包，親測(cè)有效！
- 《21ic技術(shù)洞察》系列欄目：AI芯紀(jì)元——AI加持，語(yǔ)?助?再進(jìn)化！
- 得捷芯聞解碼研習(xí)站第三期：MCU助?多應(yīng)?打破功耗噩夢(mèng)與安全隱患困局
