本文介紹AM30LV0064D的工作原理,以及它與AT89LS8252單片機的硬件接口電路和PLD內(nèi)部邏輯控制設(shè)計的代碼,并對編程操作的軟件流程進行了描述。
從整個應(yīng)用系統(tǒng)的角度,理解和分析PLD內(nèi)部鎖相環(huán);在此基礎(chǔ)上,深入剖析鎖相環(huán)的相移結(jié)構(gòu),同時用這個技術(shù)解決系統(tǒng)設(shè)計難題。
介紹了DDFS的原理和Altera公司的FPGA器件ACEX 1K的主要特點,給出了用ACEX 1K系列器件EP1K10TC144-1實現(xiàn)數(shù)字頻率合成器的工作原理、設(shè)計思路、電路結(jié)構(gòu)和仿真結(jié)果。
介紹了利用CPLD實現(xiàn)DSP芯片TMS320C6711b和PCI橋芯片PLX9054之間高速數(shù)據(jù)傳輸?shù)南到y(tǒng)設(shè)計方法,并給出了相應(yīng)的系統(tǒng)設(shè)計原理圖,同時對該系統(tǒng)的性能進行了分析。
介紹了基于可編程邏輯器件CPLD和直接數(shù)字頻率合成技術(shù)(DDS)的三相多波形函數(shù)發(fā)生器的基本原理,并在此基礎(chǔ)上給出了基于CPLD的各模塊設(shè)計方法及其VHDL源程序。
Stratix II FPGA:成功的90nm開發(fā)和推出案例研究
簡要介紹了Device Engineering公司的DEI1016芯片的功能,詳細(xì)說明了利用DEI1016芯片實現(xiàn)ARINC429協(xié)議數(shù)據(jù)通訊系統(tǒng)的設(shè)計方法。
分析了基于Altera公司CPLD芯片EMP7128SLC84-15進行相位測量的基本原理,給出了用EMP7128SLC8415進行相位測量的硬件實現(xiàn)電路及VHDL源程序。
介紹了為PET(正電子發(fā)射斷層掃描儀)的前端電子學(xué)模塊提供時間基準(zhǔn)而設(shè)計的一種新型高頻時鐘扇出電路。
介紹基于SRAM LUT結(jié)構(gòu)的FPGA器件的上電配置方式;著重介紹采用計算機串口下載配置數(shù)據(jù)的方法和AT89C2051單片機、串行EEPROM組成的串行配置系統(tǒng)的設(shè)計方法及實現(xiàn)多任務(wù)電路結(jié)構(gòu)中配置的方法。
給出一種基于FPGA的新型諧波分析儀的設(shè)計方案。