BUILDER

關(guān)注人關(guān)注

我要報(bào)錯(cuò)

基于Matlab／DSP Builder任意波形信號(hào)發(fā)生器的兩種設(shè)計(jì)

根據(jù)傳統(tǒng)型任意波形信號(hào)發(fā)生器和基于DDS任意波形信號(hào)發(fā)生器的設(shè)計(jì)原理，采用Matlab／DSP Builder的建模方法，在DSP Builder平臺(tái)上完成兩種原理的系統(tǒng)建模和仿真，并用SignalCompiler工具對(duì)模型進(jìn)行編譯，產(chǎn)生QuartusⅡ能夠識(shí)別的VHDL源程序，并通過FPGA芯片EP2C8Q208C來實(shí)現(xiàn)，最后用SignalTapⅡ進(jìn)行硬件測(cè)試。經(jīng)系統(tǒng)仿真和硬件測(cè)試，證明兩種設(shè)計(jì)方法的正確性。比較傳統(tǒng)的硬件描述語言建模，該方法設(shè)計(jì)簡(jiǎn)單、修改方便、成本低、不涉及到任何編程，對(duì)硬件理論知識(shí)要

數(shù)字電源
2011-03-28

DSP BUILDER MATLAB 任意波形
基于Matlab／DSP Builder任意波形信號(hào)發(fā)生器的兩種設(shè)計(jì)

基于Matlab／DSP Builder任意波形信號(hào)發(fā)生器的兩種設(shè)計(jì)

嵌入式教程
2011-03-28

DSP BUILDER MATLAB 任意波形
基于DSP Builder數(shù)字信號(hào)處理器的FPGA設(shè)計(jì)

針對(duì)使用硬件描述語言進(jìn)行設(shè)計(jì)存在的問題，提出一種基于FPGA并采用DSP BuildIer作為設(shè)計(jì)工具的數(shù)字信號(hào)處理器設(shè)計(jì)方法。并按照Matlab／Simulink／DSP Builder／QuartusⅡ設(shè)計(jì)流程，設(shè)計(jì)了一個(gè)12階FIR低通數(shù)字濾波器，通過Quaxtus時(shí)序仿真及嵌入式邏輯分析儀signalTapⅡ硬件測(cè)試對(duì)設(shè)計(jì)進(jìn)行了驗(yàn)證。結(jié)果表明，所設(shè)計(jì)的FIR濾波器功能正確，性能良好。

電子設(shè)計(jì)自動(dòng)化
2011-02-09

數(shù)字信號(hào)處理器 FPGA設(shè)計(jì) DSP BUILDER
基于DSP Builder數(shù)字信號(hào)處理器的FPGA設(shè)計(jì)

針對(duì)使用硬件描述語言進(jìn)行設(shè)計(jì)存在的問題，提出一種基于FPGA并采用DSP BuildIer作為設(shè)計(jì)工具的數(shù)字信號(hào)處理器設(shè)計(jì)方法。并按照Matlab／Simulink／DSP Builder／QuartusⅡ設(shè)計(jì)流程，設(shè)計(jì)了一個(gè)12階FIR低通數(shù)字濾波器，通過Quaxtus時(shí)序仿真及嵌入式邏輯分析儀signalTapⅡ硬件測(cè)試對(duì)設(shè)計(jì)進(jìn)行了驗(yàn)證。結(jié)果表明，所設(shè)計(jì)的FIR濾波器功能正確，性能良好。

數(shù)字電源
2011-02-07

數(shù)字信號(hào)處理器 FPGA設(shè)計(jì) DSP BUILDER
基于SoPC Builder的電子系統(tǒng)的開發(fā)

摘要：從系統(tǒng)總線設(shè)計(jì)、用戶自定義指令和FPGA協(xié)處理器的應(yīng)用這三個(gè)方面詳細(xì)介紹了如何應(yīng)用SOPC設(shè)計(jì)思想和SoPC Builder工具來開發(fā)電子系統(tǒng)。通過應(yīng)用SOPC Builder開發(fā)工具，設(shè)計(jì)者可以擺脫傳統(tǒng)的、易于出錯(cuò)的軟硬件設(shè)

電子設(shè)計(jì)自動(dòng)化
2010-12-22

電子系統(tǒng) SOPC BSP BUILDER
基于SoPC Builder的電子系統(tǒng)的開發(fā)

摘要：從系統(tǒng)總線設(shè)計(jì)、用戶自定義指令和FPGA協(xié)處理器的應(yīng)用這三個(gè)方面詳細(xì)介紹了如何應(yīng)用SOPC設(shè)計(jì)思想和SoPC Builder工具來開發(fā)電子系統(tǒng)。通過應(yīng)用SOPC Builder開發(fā)工具，設(shè)計(jì)者可以擺脫傳統(tǒng)的、易于出錯(cuò)的軟硬件設(shè)

數(shù)字電源
2010-12-20

電子系統(tǒng) SOPC BSP BUILDER
基于SoPC Builder的電子系統(tǒng)的開發(fā)

基于SoPC Builder的電子系統(tǒng)的開發(fā)

嵌入式軟件
2010-12-20

電子系統(tǒng) SOPC BSP BUILDER
開放數(shù)據(jù)中心聯(lián)盟大會(huì)在京召開探討云計(jì)算發(fā)展方向

2010年11月2日，主題為“眾志凌云開放之道”的開放數(shù)據(jù)中心聯(lián)盟大會(huì)暨英特爾云愿景發(fā)布會(huì)在北京召開。英特爾公司與來自日前成立的“開放數(shù)據(jù)中心聯(lián)盟(Open Data Center Alliance)”中的14位中國(guó)代表在會(huì)上共同探討了

消費(fèi)電子
2010-11-03

英特爾云計(jì)算數(shù)據(jù)中心 BUILDER
基于DSP Builder的帶寬自適應(yīng)全數(shù)字鎖相環(huán)的設(shè)計(jì)與實(shí)現(xiàn)

提出一種設(shè)計(jì)全數(shù)字鎖相環(huán)的新方法，采用基于PI控制算法的環(huán)路濾波器，在分析模擬鎖相環(huán)系統(tǒng)的數(shù)學(xué)模型的基礎(chǔ)上，建立了帶寬自適應(yīng)全數(shù)字鎖相環(huán)的數(shù)學(xué)模型。使用DSP Builder在Matlab／Simulink環(huán)境下搭建系統(tǒng)模型，并采用FPGA實(shí)現(xiàn)了硬件電路。軟件仿真和硬件測(cè)試的結(jié)果證明了該設(shè)計(jì)的正確性和易實(shí)現(xiàn)性。該鎖相環(huán)具有鎖頻速度快、頻率跟蹤范圍寬的特點(diǎn)。同時(shí)，系統(tǒng)設(shè)計(jì)表明基于DSP Builder的設(shè)計(jì)方法可縮短設(shè)計(jì)周期，提高設(shè)計(jì)的靈活性。

消費(fèi)電子
2010-10-14

帶寬全數(shù)字鎖相環(huán) DSP BUILDER
基于DSP Builder的帶寬自適應(yīng)全數(shù)字鎖相環(huán)的設(shè)計(jì)與實(shí)現(xiàn)

提出一種設(shè)計(jì)全數(shù)字鎖相環(huán)的新方法，采用基于PI控制算法的環(huán)路濾波器，在分析模擬鎖相環(huán)系統(tǒng)的數(shù)學(xué)模型的基礎(chǔ)上，建立了帶寬自適應(yīng)全數(shù)字鎖相環(huán)的數(shù)學(xué)模型。使用DSP Builder在Matlab／Simulink環(huán)境下搭建系統(tǒng)模型，并采用FPGA實(shí)現(xiàn)了硬件電路。軟件仿真和硬件測(cè)試的結(jié)果證明了該設(shè)計(jì)的正確性和易實(shí)現(xiàn)性。該鎖相環(huán)具有鎖頻速度快、頻率跟蹤范圍寬的特點(diǎn)。同時(shí)，系統(tǒng)設(shè)計(jì)表明基于DSP Builder的設(shè)計(jì)方法可縮短設(shè)計(jì)周期，提高設(shè)計(jì)的靈活性。

數(shù)字電源
2010-10-11

帶寬全數(shù)字鎖相環(huán) DSP BUILDER
基于DSP Builder的回波抵消器設(shè)計(jì)與實(shí)現(xiàn)

摘要：針對(duì)通信中的回波問題，基于自適應(yīng)濾波的LMS算法，設(shè)計(jì)了自適應(yīng)回波抵消器。并基于利用FPGA芯片，在DSP Builder平臺(tái)上，有效結(jié)合MatLab／Simulink和Quanus II設(shè)計(jì)工具，根據(jù)模塊化設(shè)計(jì)思想實(shí)現(xiàn)了LMS算法自適應(yīng)

數(shù)字電源
2010-09-07

回波抵消器 BSP DSP BUILDER
基于DSP Builder的回波抵消器設(shè)計(jì)與實(shí)現(xiàn)

基于DSP Builder的回波抵消器設(shè)計(jì)與實(shí)現(xiàn)

嵌入式教程
2010-09-07

回波抵消器 BSP DSP BUILDER
基于FPGA及DSP Builder的VGA接口設(shè)計(jì)

本文基于DSP Builder的VGA接口設(shè)計(jì)方法，對(duì)VGA接口時(shí)序和系統(tǒng)設(shè)計(jì)需求進(jìn)行了介紹，并在硬件平臺(tái)下實(shí)現(xiàn)一維與二維信號(hào)的顯示。 VGA接口標(biāo)準(zhǔn) VGA顯像原理顯示器通過光柵掃描的方式，電子束在顯示屏幕上

數(shù)字電源
2010-08-11

FPGA 接口設(shè)計(jì) DSP BUILDER
基于FPGA及DSP Builder的VGA接口設(shè)計(jì)

基于FPGA及DSP Builder的VGA接口設(shè)計(jì)

嵌入式軟件
2010-08-11

FPGA 接口設(shè)計(jì) DSP BUILDER
基于FPGA及DSP Builder的VGA接口設(shè)計(jì)

基于FPGA及DSP Builder的VGA接口設(shè)計(jì)

嵌入式教程
2010-08-11

FPGA 接口設(shè)計(jì) DSP BUILDER
基于DSP Builder的DDS設(shè)計(jì)及其FPGA實(shí)現(xiàn)

直接數(shù)字合成器，是采用數(shù)字技術(shù)的一種新型頻率合成技術(shù)，他通過控制頻率、相位增量的步長(zhǎng)，產(chǎn)生各種不同頻率的信號(hào)。他具有一系列的優(yōu)點(diǎn)；較高的頻率分辨率；可以實(shí)現(xiàn)快速的頻率切換；在頻率改變時(shí)能夠保持相位的

數(shù)字電源
2010-01-11

DDS FPGA實(shí)現(xiàn) DSP BUILDER
基于DSP Builder的DDS設(shè)計(jì)及其FPGA實(shí)現(xiàn)

基于DSP Builder的DDS設(shè)計(jì)及其FPGA實(shí)現(xiàn)

嵌入式教程
2010-01-11

DDS FPGA實(shí)現(xiàn) DSP BUILDER
基于FPGA的數(shù)字濾波器的設(shè)計(jì)與實(shí)現(xiàn)

在信息信號(hào)處理過程中,如對(duì)信號(hào)的過濾、檢測(cè)、預(yù)測(cè)等,都要使用到濾波器,數(shù)字濾波器是數(shù)字信號(hào)處理中使用最廣泛的一種方法,常用的數(shù)字濾波器有無限長(zhǎng)單位脈沖響應(yīng)（IIR）濾波器和有限長(zhǎng)單位脈沖響應(yīng)（FIR）濾波器兩

電子設(shè)計(jì)自動(dòng)化
2010-01-06

FPGA 數(shù)字濾波器 BSP BUILDER
基于FPGA的數(shù)字濾波器的設(shè)計(jì)與實(shí)現(xiàn)

在信息信號(hào)處理過程中,如對(duì)信號(hào)的過濾、檢測(cè)、預(yù)測(cè)等,都要使用到濾波器,數(shù)字濾波器是數(shù)字信號(hào)處理中使用最廣泛的一種方法,常用的數(shù)字濾波器有無限長(zhǎng)單位脈沖響應(yīng)（IIR）濾波器和有限長(zhǎng)單位脈沖響應(yīng)（FIR）濾波器兩

數(shù)字電源
2010-01-04

FPGA 數(shù)字濾波器 BSP BUILDER
基于DSP Builder的16階FIR濾波器實(shí)現(xiàn)

現(xiàn)場(chǎng)可編程門陣列(FPGA)器件廣泛用于數(shù)字信號(hào)處理領(lǐng)域．而使用VHDL或VerilogHDL語言進(jìn)行設(shè)計(jì)的難度較大。提出一種采用DSP Builder實(shí)現(xiàn)FIR濾波器的設(shè)計(jì)方案，按照Matlab／Simulink／DSP Builder／Modelsim／QuartusⅡ的設(shè)計(jì)流程，設(shè)計(jì)一個(gè)16階的FIR低通濾波器，并完成了軟硬件的仿真與驗(yàn)證。結(jié)果表明，該方法簡(jiǎn)單易行，可滿足設(shè)計(jì)要求，它驗(yàn)證了采用DSP Builder實(shí)現(xiàn)濾波器設(shè)計(jì)的獨(dú)特優(yōu)勢(shì)。

模擬
2009-11-25

FIR濾波器 BSP DSP BUILDER

首頁(yè) 上一頁(yè) 1 2 3 4 5 6 7 下一頁(yè) 尾頁(yè)

BUILDER

基于Matlab／DSP Builder任意波形信號(hào)發(fā)生器的兩種設(shè)計(jì)

基于Matlab／DSP Builder任意波形信號(hào)發(fā)生器的兩種設(shè)計(jì)

基于DSP Builder數(shù)字信號(hào)處理器的FPGA設(shè)計(jì)

基于DSP Builder數(shù)字信號(hào)處理器的FPGA設(shè)計(jì)

基于SoPC Builder的電子系統(tǒng)的開發(fā)

基于SoPC Builder的電子系統(tǒng)的開發(fā)

基于SoPC Builder的電子系統(tǒng)的開發(fā)

開放數(shù)據(jù)中心聯(lián)盟大會(huì)在京召開探討云計(jì)算發(fā)展方向

基于DSP Builder的帶寬自適應(yīng)全數(shù)字鎖相環(huán)的設(shè)計(jì)與實(shí)現(xiàn)

基于DSP Builder的帶寬自適應(yīng)全數(shù)字鎖相環(huán)的設(shè)計(jì)與實(shí)現(xiàn)

基于DSP Builder的回波抵消器設(shè)計(jì)與實(shí)現(xiàn)

基于DSP Builder的回波抵消器設(shè)計(jì)與實(shí)現(xiàn)

基于FPGA及DSP Builder的VGA接口設(shè)計(jì)

基于FPGA及DSP Builder的VGA接口設(shè)計(jì)

基于FPGA及DSP Builder的VGA接口設(shè)計(jì)

基于DSP Builder的DDS設(shè)計(jì)及其FPGA實(shí)現(xiàn)

基于DSP Builder的DDS設(shè)計(jì)及其FPGA實(shí)現(xiàn)

基于FPGA的數(shù)字濾波器的設(shè)計(jì)與實(shí)現(xiàn)

基于FPGA的數(shù)字濾波器的設(shè)計(jì)與實(shí)現(xiàn)

基于DSP Builder的16階FIR濾波器實(shí)現(xiàn)

相關(guān)標(biāo)簽

關(guān)注此標(biāo)簽的用戶(人)

熱門活動(dòng)

課程視頻