CADENCE

關(guān)注人關(guān)注

我要報錯

聯(lián)華電28nm節(jié)點(diǎn)采用Cadence物理和電學(xué)制造性設(shè)計簽收

Cadence設(shè)計系統(tǒng)公司昨日宣布，歷經(jīng)廣泛的基準(zhǔn)測試后，半導(dǎo)體制造商聯(lián)華電子(UMC)已采用Cadence“設(shè)計內(nèi)”和“簽收”可制造性設(shè)計(DFM)流程對28納米設(shè)計進(jìn)行物理簽收和電學(xué)變量優(yōu)化。該流程既解

電子設(shè)計自動化
2013-07-19

聯(lián)華 CADENCE 節(jié)點(diǎn) DFM
Cadence采用全新Virtuoso版圖套件大幅加快芯片設(shè)計

摘要：· Cadence 可支持電學(xué)感知設(shè)計(EAD)的版圖套件，(EAD)在版圖繪制過程中可實現(xiàn)實時寄生參數(shù)提取，從而為工程師們節(jié)省從數(shù)天到數(shù)周不等的設(shè)計時間。· 新產(chǎn)品和方法學(xué)減少了進(jìn)行多次設(shè)計反復(fù)和&ldq

電子設(shè)計自動化
2013-07-17

工程師芯片設(shè)計 VIRTUOSO CADENCE
臺積電TSMC擴(kuò)大與Cadence在Virtuoso定制設(shè)計平臺的合作

臺積電創(chuàng)建和交付本質(zhì)為基于SKILL語言的設(shè)計套件（PDKs），為客戶提供最佳的用戶體驗和最高水準(zhǔn)的精確度。世界領(lǐng)先的晶圓代工廠部署Virtuoso平臺用于先進(jìn)節(jié)點(diǎn)的定制設(shè)計需要，涵蓋16納米FinFET設(shè)計。主要工具包括Vir

模擬
2013-07-16

臺積電 TSMC VIRTUOSO CADENCE
Cadence推出用于實現(xiàn)電學(xué)感知設(shè)計的Virtuoso®版圖套件

21ic訊 Cadence設(shè)計系統(tǒng)公司今天宣布推出用于實現(xiàn)電學(xué)感知設(shè)計的Virtuoso®版圖套件，它是一種開創(chuàng)性的定制設(shè)計方法，能提高設(shè)計團(tuán)隊的設(shè)計生產(chǎn)力和定制IC的電路性能。這是一種獨(dú)特的在設(shè)計中實現(xiàn)電學(xué)驗證功能，

電子設(shè)計自動化
2013-07-16

工程師 MIDDOT VIRTUOSO CADENCE
臺積電TSMC擴(kuò)大與Cadence在Virtuoso定制設(shè)計平臺的合作

臺積電創(chuàng)建和交付本質(zhì)為基于SKILL語言的設(shè)計套件(PDKs)，為客戶提供最佳的用戶體驗和最高水準(zhǔn)的精確度。世界領(lǐng)先的晶圓代工廠部署Virtuoso平臺用于先進(jìn)節(jié)點(diǎn)的定制設(shè)計需要，涵蓋16納米FinFET設(shè)計。主要工具包括Virt

電子設(shè)計自動化
2013-07-16

臺積電 TSMC VIRTUOSO CADENCE
臺積電TSMC擴(kuò)大與Cadence在Virtuoso定制設(shè)計平臺的合作

為專注于解決先進(jìn)節(jié)點(diǎn)設(shè)計的日益復(fù)雜性，全球電子設(shè)計創(chuàng)新領(lǐng)先企業(yè)Cadence設(shè)計系統(tǒng)公司(NASDAQ:CDNS) 日前宣布，臺積電已與Cadence在Virtuoso定制和模擬設(shè)計平臺擴(kuò)大合作以設(shè)計和驗證其尖端IP。此外，臺積電還將擴(kuò)展

消費(fèi)電子
2013-07-11

臺積電 TSMC VIRTUOSO CADENCE
臺積電擴(kuò)大與Cadence定制設(shè)計平臺的合作

臺積電創(chuàng)建和交付本質(zhì)為基于SKILL語言的設(shè)計套件(PDKs)，為客戶提供最佳的用戶體驗和最高水準(zhǔn)的精確度。世界領(lǐng)先的晶圓代工廠部署Virtuoso平臺用于先進(jìn)節(jié)點(diǎn)的定制設(shè)計需要，涵蓋16納米FinFET設(shè)計。主要工具包括Virt

消費(fèi)電子
2013-07-11

臺積電 PD VIRTUOSO CADENCE
臺積電擴(kuò)大與Cadence定制設(shè)計平臺的合作

臺積電創(chuàng)建和交付本質(zhì)為基于SKILL語言的設(shè)計套件(PDKs)，為客戶提供最佳的用戶體驗和最高水準(zhǔn)的精確度。世界領(lǐng)先的晶圓代工廠部署Virtuoso平臺用于先進(jìn)節(jié)點(diǎn)的定制設(shè)計需要，涵蓋16納米FinFET設(shè)計。主要工具包括Virt

電子設(shè)計自動化
2013-07-10

臺積電 PD VIRTUOSO CADENCE
臺積電TSMC擴(kuò)大與Cadence在Virtuoso定制設(shè)計平臺的合作

為專注于解決先進(jìn)節(jié)點(diǎn)設(shè)計的日益復(fù)雜性，Cadence設(shè)計系統(tǒng)公司日前宣布，臺積電已與Cadence在Virtuoso定制和模擬設(shè)計平臺擴(kuò)大合作以設(shè)計和驗證其尖端IP。此外，臺積電還將擴(kuò)展其純正以本質(zhì)為基于SKILL語言的的工藝流程

廠商動態(tài)
2013-07-10

臺積電 TSMC VIRTUOSO CADENCE
Cadence解決方案助力創(chuàng)意電子20納米SoC測試芯片成功流片

Cadence設(shè)計系統(tǒng)公司今天宣布，設(shè)計服務(wù)公司創(chuàng)意電子(GUC)使用Cadence® Encounter®數(shù)字實現(xiàn)系統(tǒng)(EDI)和Cadence光刻物理分析器成功完成20納米系統(tǒng)級芯片(SoC)測試芯片流片。雙方工程師通過緊密合作，運(yùn)用Cade

消費(fèi)電子
2013-07-10

電子芯片 SoC CADENCE
Cadence解決方案助力創(chuàng)意電子20納米SoC測試芯片成功流片

21ic訊 Cadence設(shè)計系統(tǒng)公司今天宣布，設(shè)計服務(wù)公司創(chuàng)意電子(GUC)使用Cadence® Encounter®數(shù)字實現(xiàn)系統(tǒng)(EDI)和Cadence光刻物理分析器成功完成20納米系統(tǒng)級芯片(SoC)測試芯片流片。雙方工程師通過緊密合作，

電子設(shè)計自動化
2013-07-09

電子芯片 SoC CADENCE
Cadence：Tempus時序簽收加速SoC設(shè)計

為簡化和加速復(fù)雜IC的開發(fā)，Cadence 設(shè)計系統(tǒng)公司不久前推出Tempus時序簽收解決方案。這是一款新的靜態(tài)時序分析與收斂工具，旨在幫助系統(tǒng)級芯片 (SoC) 開發(fā)者加速時序收斂，將芯片設(shè)計快速轉(zhuǎn)化為可制造的產(chǎn)品。目前，

模擬
2013-07-02

時序 MPU TE CADENCE
Cadence設(shè)計工具通過臺積電16nm FinFET制程認(rèn)證

益華電腦(Cadence Design Systems)宣布，該公司的系統(tǒng)芯片開發(fā)工具已經(jīng)通過臺積電(TSMC) 16納米 FinFET 制程的設(shè)計參考手冊(design rule manual，DRM)第0.1版與 SPICE 模型工具認(rèn)證。在早期階段就達(dá)成工具認(rèn)證里程碑

電子設(shè)計自動化
2013-06-06

臺積電 FINFET COUNTER CADENCE
Cadence設(shè)計工具通過臺積電16奈米FinFET制程認(rèn)證

益華電腦(Cadence Design Systems)宣布，該公司的系統(tǒng)晶片開發(fā)工具已經(jīng)通過臺積電(TSMC) 16奈米 FinFET 制程的設(shè)計參考手冊(design rule manual，DRM)第0.1版與 SPICE 模型工具認(rèn)證。在早期階段就達(dá)成工具認(rèn)證里程碑

模擬
2013-06-06

電腦臺積電 FINFET CADENCE
加速復(fù)雜IC開發(fā) Cadence發(fā)表Tempus 時序Signoff方案

在加速復(fù)雜IC開發(fā)更容易的當(dāng)下，益華電腦(Cadence Design Systems, Inc.)發(fā)表 Tempus 時序 Signoff解決方案(Timing Signoff Solution)，這是嶄新的靜態(tài)時序分析與收斂工具，精心設(shè)計讓系統(tǒng)晶片(System-on-Chip，SoC)

電子設(shè)計自動化
2013-05-27

時序 MPU TE CADENCE
Cadence為復(fù)雜SoC設(shè)計縮短時序收斂時程

在加速復(fù)雜IC開發(fā)更容易的當(dāng)下，益華電腦(Cadence Design Systems, Inc.)發(fā)表 Tempus 時序 Signoff解決方案(Timing Signoff Solution)，這是嶄新的靜態(tài)時序分析與收斂工具，精心設(shè)計讓系統(tǒng)晶片(System-on-Chip，SoC)

消費(fèi)電子
2013-05-27

時序收斂 MPU SOC設(shè)計 CADENCE
臺積電認(rèn)可Cadence Tempus時序簽收工具用于20納米設(shè)計

電子設(shè)計創(chuàng)新企業(yè)Cadence設(shè)計系統(tǒng)公司宣布，臺積電(TSMC)在20納米制程對全新的Cadence Tempus時序簽收解決方案提供了認(rèn)證。該認(rèn)證意味著通過臺積電嚴(yán)格的EDA工具驗證過的Cadence Tempus 時序簽收解決方案能夠確?？蛻?/p>
電子設(shè)計自動化
2013-05-27

時序臺積電 MPU CADENCE
Cadence為復(fù)雜SoC設(shè)計縮短時序收斂時程

在加速復(fù)雜IC開發(fā)更容易的當(dāng)下，益華電腦(Cadence Design Systems, Inc.)發(fā)表 Tempus 時序 Signoff解決方案(Timing Signoff Solution)，這是嶄新的靜態(tài)時序分析與收斂工具，精心設(shè)計讓系統(tǒng)晶片(System-on-Chip，SoC)

電子設(shè)計自動化
2013-05-27

時序收斂 MPU SOC設(shè)計 CADENCE
臺積電認(rèn)可Cadence Tempus時序簽收工具用于20納米設(shè)計

全球電子設(shè)計創(chuàng)新領(lǐng)先企業(yè)Cadence設(shè)計系統(tǒng)公司(NASDAQ:CDNS) 今天宣布，臺積電（TSMC）在20納米制程對全新的Cadence® Tempus™時序簽收解決方案提供了認(rèn)證。該認(rèn)證意味著通過臺積電嚴(yán)格的EDA工具驗證過的Ca

消費(fèi)電子
2013-05-27

時序臺積電 MPU CADENCE
臺積電認(rèn)可Cadence Tempus時序簽收工具用于20納米設(shè)計

21ic電源網(wǎng)：Cadence設(shè)計系統(tǒng)公司今天宣布，臺積電(TSMC)在20納米制程對全新的Cadence? Tempus?時序簽收解決方案提供了認(rèn)證。該認(rèn)證意味著通過臺積電嚴(yán)格的EDA工具驗證過的

電源
2013-05-24

時序臺積電 MPU CADENCE

首頁上一頁 11 12 13 14 15 16 17 18 19 20 下一頁尾頁

CADENCE

聯(lián)華電28nm節(jié)點(diǎn)采用Cadence物理和電學(xué)制造性設(shè)計簽收

Cadence采用全新Virtuoso版圖套件大幅加快芯片設(shè)計

臺積電TSMC擴(kuò)大與Cadence在Virtuoso定制設(shè)計平臺的合作

Cadence推出用于實現(xiàn)電學(xué)感知設(shè)計的Virtuoso®版圖套件

臺積電TSMC擴(kuò)大與Cadence在Virtuoso定制設(shè)計平臺的合作

臺積電TSMC擴(kuò)大與Cadence在Virtuoso定制設(shè)計平臺的合作

臺積電擴(kuò)大與Cadence定制設(shè)計平臺的合作

臺積電擴(kuò)大與Cadence定制設(shè)計平臺的合作

臺積電TSMC擴(kuò)大與Cadence在Virtuoso定制設(shè)計平臺的合作

Cadence解決方案助力創(chuàng)意電子20納米SoC測試芯片成功流片

Cadence解決方案助力創(chuàng)意電子20納米SoC測試芯片成功流片

Cadence：Tempus時序簽收加速SoC設(shè)計

Cadence設(shè)計工具通過臺積電16nm FinFET制程認(rèn)證

Cadence設(shè)計工具通過臺積電16奈米FinFET制程認(rèn)證

加速復(fù)雜IC開發(fā) Cadence發(fā)表Tempus 時序Signoff方案

Cadence為復(fù)雜SoC設(shè)計縮短時序收斂時程

臺積電認(rèn)可Cadence Tempus時序簽收工具用于20納米設(shè)計

Cadence為復(fù)雜SoC設(shè)計縮短時序收斂時程

臺積電認(rèn)可Cadence Tempus時序簽收工具用于20納米設(shè)計

臺積電認(rèn)可Cadence Tempus時序簽收工具用于20納米設(shè)計

相關(guān)標(biāo)簽

關(guān)注此標(biāo)簽的用戶(人)

熱門活動

課程視頻