CADENCE

關(guān)注94人關(guān)注

我要報錯

臺積電16nm FinFET參考流程納入Cadence設(shè)計工具

益華電腦(Cadence Design Systems)宣布，其數(shù)位、客制與 signoff 工具已經(jīng)實現(xiàn)了創(chuàng)新的方法，讓客戶能夠享受晶圓代工大廠臺積電(TSMC)具備臺積公司更高效能、更低功耗與更小面積等優(yōu)勢的 16nm FinFET 制程。臺積電

模擬
2013-10-02

CADENCE 臺積電 FINFET VIRTUOSO
TSMC 和 Cadence 合作開發(fā)3D-IC參考流程以實現(xiàn)真正的3D堆疊

【導(dǎo)讀】【中國，2013年9月25日】——全球電子設(shè)計創(chuàng)新領(lǐng)先企業(yè)Cadence設(shè)計系統(tǒng)公司(NASDAQ：CDNS)今天宣布，臺積電與Cadence合作開發(fā)出了3D-IC參考流程，該流程帶有創(chuàng)新的真正3D堆疊。全球電子設(shè)計創(chuàng)新領(lǐng)先企業(yè)

半導(dǎo)體
2013-10-01

IC TSMC 3D堆疊 CADENCE
Cadence混合信號低功耗設(shè)計流程

【導(dǎo)讀】【中國，2013年9月24日】——全球電子設(shè)計創(chuàng)新領(lǐng)先企業(yè)Cadence設(shè)計系統(tǒng)公司(NASDAQ: CDNS)今天宣布，Silicon Labs采用完整的Cadence? 混合信號低功耗設(shè)計流程，使其最新款節(jié)能型基于ARM? 微控制器單元(MCU)的

半導(dǎo)體
2013-09-30

混合信號 MCU 低功耗設(shè)計 CADENCE
Dialog半導(dǎo)體獲Cadence業(yè)界領(lǐng)先的TENSILICA HiFi Audio/Voice DSP IP授權(quán)

【導(dǎo)讀】近日，高度集成的電源管理、音頻、模數(shù)轉(zhuǎn)換及短距離無線技術(shù)供應(yīng)商Dialog半導(dǎo)體公司 (法蘭克福證券交易所代碼: DLG)今天宣布，它已從電子設(shè)計創(chuàng)新領(lǐng)先企業(yè)Cadence設(shè)計系統(tǒng)公司(納斯達(dá)克證券交易所代碼: CDNS

半導(dǎo)體
2013-09-30

DSP TENSILICA HIFI CADENCE
Cadence與臺積電合作開發(fā)3D IC參考流程

益華電腦(Cadence Design Systems)宣布，該公司與晶圓代工大廠臺積電(TSMC)合作開發(fā)了 3D IC 參考流程，具備創(chuàng)新的真正3D堆疊技術(shù)。這個流程通過在Wide I/O介面基礎(chǔ)上的memory-on-logic設(shè)計與3D堆疊的驗證，實現(xiàn)多重

模擬
2013-09-30

晶片 IC CADENCE 臺積電
二代提速硬件仿真關(guān)注功耗/速度優(yōu)勢IP公司

Cadence CDNLive上海站，廠商聊的最多的，大家最想了解的，自然是剛剛在北京首發(fā)的Palladium XP II驗證平臺和系統(tǒng)開發(fā)增強套件。作為Palladium XP仿真系統(tǒng)的更新產(chǎn)品，二代

嵌入式動態(tài)
2013-09-29

硬件仿真 IP ADI CADENCE
Cadence提供業(yè)界首款HDMI 2.0驗證IP

Cadence設(shè)計系統(tǒng)公司近日宣布可提供業(yè)界首款支持全新HDMI 2.0規(guī)范的驗證IP(VIP)。這款VIP使設(shè)計師們可以快速徹底地驗證其片上系統(tǒng)(SoC)是否符合HDMI 2.0規(guī)范，從而加速批量生產(chǎn)的準(zhǔn)備時間。這款用于HDMI 2.0的Cadenc

電子設(shè)計自動化
2013-09-27

IP HDMI VIP CADENCE
Cadence宣布提供業(yè)界首款HDMI 2.0驗證IP

21ic訊 Cadence設(shè)計系統(tǒng)公司今天宣布可提供業(yè)界首款支持全新HDMI 2.0規(guī)范的驗證IP(VIP)。這款VIP使設(shè)計師們可以快速徹底地驗證其片上系統(tǒng)(SoC)是否符合HDMI 2.0規(guī)范，從而加速批量生產(chǎn)的準(zhǔn)備時間。這款用于HDMI 2.0的

通信技術(shù)
2013-09-27

IP HDMI VIP CADENCE
Cadence CDNLive 2013北京站：做EDA的領(lǐng)導(dǎo)者，驅(qū)動創(chuàng)新的未來

2013年9月10日，倍受業(yè)界關(guān)注的Cadence CDNLive用戶大會在北京金隅喜來登酒店舉行，包括企業(yè)用戶，行業(yè)專家，及媒體記者在內(nèi)的共400余人參加了此次用戶大會。本次大會以“connect.share.inspire”為主題，向大家展示

消費電子
2013-09-27

EDA ADI CD CADENCE
二代提速硬件仿真關(guān)注功耗/速度優(yōu)勢IP公司

Cadence CDNLive上海站，廠商聊的最多的，大家最想了解的，自然是剛剛在北京首發(fā)的Palladium XP II驗證平臺和系統(tǒng)開發(fā)增強套件。作為Palladium XP仿真系統(tǒng)的更新產(chǎn)品，二代產(chǎn)品最多可以將驗證性能再提高50%，更將其業(yè)

消費電子
2013-09-27

硬件仿真 IP ADI CADENCE
Cadence宣布提供業(yè)界首款HDMI 2.0驗證IP

全球電子設(shè)計創(chuàng)新領(lǐng)先企業(yè)Cadence設(shè)計系統(tǒng)公司(納斯達(dá)克股票代碼：CDNS)日前宣布可提供業(yè)界首款支持全新HDMI 2.0規(guī)范的驗證IP(VIP)。這款VIP使設(shè)計師們可以快速徹底地驗證其片上系統(tǒng)(SoC)是否符合HDMI 2.0規(guī)范，從而

模擬
2013-09-27

IP HDMI VIP CADENCE
Cadence宣布提供業(yè)界首款HDMI 2.0驗證IP

21ic訊 Cadence設(shè)計系統(tǒng)公司今天宣布可提供業(yè)界首款支持全新HDMI 2.0規(guī)范的驗證IP(VIP)。這款VIP使設(shè)計師們可以快速徹底地驗證其片上系統(tǒng)(SoC)是否符合HDMI 2.0規(guī)范，從而

電源
2013-09-26

IP HDMI VIP CADENCE
軟硬件的融合 Cadence CDNLive 2013北京站特別報道

在9月10號舉行的Cadence CDNLive 2013用戶大會北京站上，與非網(wǎng)記者見證了Cadence最新Palladium XP II硬件驗證計算平臺的揭幕，這個大家伙是Cadence Palladium XP仿真系統(tǒng)的第二代產(chǎn)品，但其實已經(jīng)是其硬件加速器的第

消費電子
2013-09-26

軟硬件 ADI CD CADENCE
TSMC 和 Cadence 合作開發(fā)3D-IC以實現(xiàn)3D堆疊

【中國，2013年9月25日】——全球電子設(shè)計創(chuàng)新領(lǐng)先企業(yè)Cadence設(shè)計系統(tǒng)公司（NASDAQ：CDNS）今天宣布，臺積電與Cadence合作開發(fā)出了3D-IC參考流程，該流程帶有創(chuàng)新的真正3D堆疊。該流程通過基于Wide I/O接口的3D堆疊

消費電子
2013-09-26

IC TSMC 3D堆疊 CADENCE
TSMC和Cadence合作開發(fā)3D-IC參考流程以實現(xiàn)真正的3D堆疊

近日消息，Cadence設(shè)計系統(tǒng)公司宣布，與臺積電合作開發(fā)出了3D-IC參考流程，該流程帶有創(chuàng)新的真正3D堆疊。該流程通過基于Wide I/O接口的3D堆疊，在邏輯搭載存儲器設(shè)計上進(jìn)行了驗證，可實現(xiàn)多塊模的整合。它將臺積電的

模擬
2013-09-26

IC TSMC 3D堆疊 CADENCE
真正3D堆疊臺積電與Cadence合作開發(fā)出3D-IC參考流程

Cadence設(shè)計系統(tǒng)公司近日宣布，臺積電與Cadence合作開發(fā)出了3D-IC參考流程，該流程帶有創(chuàng)新的真正3D堆疊。該流程通過基于Wide I/O接口的3D堆疊，在邏輯搭載存儲器設(shè)計上進(jìn)行了驗證，可實現(xiàn)多塊模的整合。它將臺積電

電子設(shè)計自動化
2013-09-26

IC 3D堆疊 CADENCE 臺積電
TSMC和Cadence 合作開發(fā)3D-IC參考流程以實現(xiàn)3D堆疊

21ic訊 Cadence設(shè)計系統(tǒng)公司日前宣布，臺積電與Cadence合作開發(fā)出了3D-IC參考流程，該流程帶有創(chuàng)新的真正3D堆疊。該流程通過基于Wide I/O接口的3D堆疊，在邏輯搭載存儲器設(shè)計上進(jìn)行了驗證，可實現(xiàn)多塊模的整合。它

消費電子
2013-09-26

IC TSMC 3D堆疊 CADENCE
TSMC和Cadence合作開發(fā)3D-IC參考流程以實現(xiàn)真正的3D堆疊

新參考流程增強了CoWoSTM (chip-on-wafer-on-substrate)芯片設(shè)計使用帶3D堆疊的邏輯搭載存儲器進(jìn)行過流程驗證全球電子設(shè)計創(chuàng)新領(lǐng)先企業(yè)Cadence設(shè)計系統(tǒng)公司(NASDAQ：CDNS)今天宣布，臺積電與Cadence合作開發(fā)出了3D

電子設(shè)計自動化
2013-09-26

IC TSMC 3D堆疊 CADENCE
TSMC和Cadence合作開發(fā)3D-IC參考流程以實現(xiàn)3D堆疊

全球電子設(shè)計創(chuàng)新領(lǐng)先企業(yè)Cadence設(shè)計系統(tǒng)公司(NASDAQ：CDNS)日前宣布，臺積電與Cadence合作開發(fā)出了3D-IC參考流程，該流程帶有創(chuàng)新的真正3D堆疊。該流程通過基于Wide I/O接口的3D堆疊，在邏輯搭載存儲器設(shè)計上進(jìn)行了

模擬
2013-09-26

IC TSMC 3D堆疊 CADENCE
Silicon Labs采用Cadence混合信號低功耗設(shè)計流程

21ic訊 Cadence設(shè)計系統(tǒng)公司日前宣布，Silicon Labs采用完整的Cadence® 混合信號低功耗設(shè)計流程，使其最新款節(jié)能型基于ARM® 微控制器單元(MCU)的功耗大幅降低了50%。Silicon Labs表示，搭載了ARM Cortex&r

單片機
2013-09-25

Silicon ABS LAB CADENCE

首頁上一頁 7 8 9 10 11 12 13 14 15 16 下一頁尾頁

liumangyang
igoal
kangwenjun0817
fanzhou2255
527silence
rgjinxuan
K1Nn
18610005120
l4157
xdqfc
myzk001
cxshixilu
lemonhub
LLLemmm
lionpower
yaneda
氯化鈣補鈣
shenyaoo
18503088884
風(fēng)云ljh

CADENCE

臺積電16nm FinFET參考流程納入Cadence設(shè)計工具

TSMC 和 Cadence 合作開發(fā)3D-IC參考流程以實現(xiàn)真正的3D堆疊

Cadence混合信號低功耗設(shè)計流程

Dialog半導(dǎo)體獲Cadence業(yè)界領(lǐng)先的TENSILICA HiFi Audio/Voice DSP IP授權(quán)

Cadence與臺積電合作開發(fā)3D IC參考流程

二代提速硬件仿真關(guān)注功耗/速度優(yōu)勢IP公司

Cadence提供業(yè)界首款HDMI 2.0驗證IP

Cadence宣布提供業(yè)界首款HDMI 2.0驗證IP

Cadence CDNLive 2013北京站：做EDA的領(lǐng)導(dǎo)者，驅(qū)動創(chuàng)新的未來

二代提速硬件仿真關(guān)注功耗/速度優(yōu)勢IP公司

Cadence宣布提供業(yè)界首款HDMI 2.0驗證IP

Cadence宣布提供業(yè)界首款HDMI 2.0驗證IP

軟硬件的融合 Cadence CDNLive 2013北京站特別報道

TSMC 和 Cadence 合作開發(fā)3D-IC以實現(xiàn)3D堆疊

TSMC和Cadence合作開發(fā)3D-IC參考流程以實現(xiàn)真正的3D堆疊

真正3D堆疊臺積電與Cadence合作開發(fā)出3D-IC參考流程

TSMC和Cadence 合作開發(fā)3D-IC參考流程以實現(xiàn)3D堆疊

TSMC和Cadence合作開發(fā)3D-IC參考流程以實現(xiàn)真正的3D堆疊

TSMC和Cadence合作開發(fā)3D-IC參考流程以實現(xiàn)3D堆疊

Silicon Labs采用Cadence混合信號低功耗設(shè)計流程

相關(guān)標(biāo)簽

關(guān)注此標(biāo)簽的用戶(94人)

熱門活動

課程視頻