CADENCE

關(guān)注人關(guān)注

我要報錯

華力微電子基于Cadence數(shù)字工具開發(fā)55納米參考設(shè)計流程

Cadence設(shè)計系統(tǒng)公司與上海華力微電子有限公司，今天共同宣布華力微電子基于Cadence Encounter數(shù)字技術(shù)交付出55納米平臺的參考設(shè)計流程。從現(xiàn)在起，華力微電子首次在其已建立的55 納米工藝平臺上實現(xiàn)了從 RTL到GDSII

電子設(shè)計自動化
2013-08-26

微電子 CADENCE COUNTER
瑞昱獲Cadence Tensilica HiFi 音頻/語音DSP IP內(nèi)核授權(quán)

Cadence設(shè)計系統(tǒng)公司今天宣布，瑞昱半導(dǎo)體公司(Realtek Semiconductor Corp)獲得Cadence Tensilica(Cadence® Tensilica®)授權(quán)，可使用HiFi 音頻/語音DSP(數(shù)字信號處理器)IP內(nèi)核，配合Sensory公司(IC和嵌入

電子設(shè)計自動化
2013-08-23

DSP TENSILICA HIFI CADENCE
華力微電子基于Cadence數(shù)字工具開發(fā)55納米參考設(shè)計流程

Cadence設(shè)計系統(tǒng)公司與上海華力微電子有限公司，今天共同宣布華力微電子基于Cadence Encounter數(shù)字技術(shù)交付出55納米平臺的參考設(shè)計流程。從現(xiàn)在起，華力微電子首次在其已建立的55 納米工藝平臺上實現(xiàn)了從 RTL到GDSII

消費電子
2013-08-23

微電子 CADENCE COUNTER
瑞昱獲授權(quán)使用Cadence Tensilica HiFi 音頻/語音DSP IP內(nèi)核

Cadence設(shè)計系統(tǒng)公司日前宣布，瑞昱半導(dǎo)體公司(Realtek Semiconductor Corp)獲得Cadence Tensilica(Cadence® Tensilica®)授權(quán)，可使用HiFi 音頻/語音DSP(數(shù)字信號處理器)IP內(nèi)核，配合Sensory公司(IC和嵌入式

消費電子
2013-08-23

DSP TENSILICA HIFI CADENCE
瑞昱獲授權(quán)使用Cadence Tensilica HiFi 音頻/語音DSP IP內(nèi)核

21ic訊 Cadence設(shè)計系統(tǒng)公司日前宣布，瑞昱半導(dǎo)體公司(Realtek Semiconductor Corp)獲得Cadence Tensilica(Cadence® Tensilica®)授權(quán)，可使用HiFi 音頻/語音DSP(數(shù)字信號處理器)IP內(nèi)核，配合Sensory公司(I

消費電子
2013-08-22

DSP TENSILICA HIFI CADENCE
華力微電子基于Cadence Encounter數(shù)字技術(shù)交付55nm平臺參考設(shè)計流程

Cadence設(shè)計系統(tǒng)公司與上海華力微電子有限公司，今天共同宣布華力微電子基于Cadence ® Encounter®數(shù)字技術(shù)交付出55納米平臺的參考設(shè)計流程。從現(xiàn)在起，華力微電子首次在其已建立的55 納米工藝平臺上實現(xiàn)了從

電子設(shè)計自動化
2013-08-16

微電子 CADENCE COUNTER
華力微電子開發(fā)55納米平臺的參考設(shè)計流程

21ic訊 Cadence設(shè)計系統(tǒng)公司與上海華力微電子有限公司，今天共同宣布華力微電子基于Cadence ® Encounter® 數(shù)字技術(shù)交付出55納米平臺的參考設(shè)計流程。從現(xiàn)在起，華力微電子首次在其已建立的55 納米工藝平臺上

半導(dǎo)體
2013-08-16

微電子 CADENCE COUNTER
意法半導(dǎo)體(ST)、ARM和Cadence三方合作虛擬原型的研發(fā)

【導(dǎo)讀】意法半導(dǎo)體、ARM和Cadence Design Systems公司天宣布，三方已向Accellera系統(tǒng)促進(jìn)會(Accellera Systems Initiative)的SystemC語言工作組提交了三個新的技術(shù)方案。此次三方合作將進(jìn)一步提高不同模型工具之間的

半導(dǎo)體
2013-08-12

ARM 意法半導(dǎo)體 ST CADENCE
瑞薩介紹IC和封裝的整合設(shè)計環(huán)境，支持2.5維及三維封裝

在Cadence Design Systems公司和INNOTECH公司于2013年7月19日在日本橫濱市舉辦的“CDNLive Japan 2013”上，瑞薩電子的模擬設(shè)計技術(shù)開發(fā)部主任永野民雄發(fā)表演講，介紹了該公司的IC和封裝的整合設(shè)計環(huán)境。永野介紹說，

模擬
2013-08-12

封裝 IC SIP CADENCE
ST、ARM和Cadence聯(lián)合向Accellera 系統(tǒng)促進(jìn)會提交三個新方案

21ic訊意法半導(dǎo)體、ARM和 Cadence Design Systems公司宣布，三方已向Accellera系統(tǒng)促進(jìn)會(Accellera Systems Initiative)的SystemC語言工作組提交了三個新的技術(shù)方案。此次三方合作將進(jìn)一步提高不同模型工具之間的

模擬
2013-08-05

ARM ST AC CADENCE
ST、ARM、 Cadence聯(lián)合提高不同模型工具之間的互通性

意法半導(dǎo)體、ARM和 Cadence Design Systems公司天宣布，三方已向Accellera系統(tǒng)促進(jìn)會(Accellera Systems Initiative)的SystemC語言工作組提交了三個新的技術(shù)方案。此次三方合作將進(jìn)一步提高不同模型工具之間的互通性

電子設(shè)計自動化
2013-08-05

ARM 模型 ST CADENCE
Cadence推全新用于PCIe 3.0的SpeedBridge Adapter

Cadence設(shè)計系統(tǒng)公司今天宣布推出全新用于PCIe 3.0的SpeedBridge Adapter。它為設(shè)計師們提供了一個重要的工具，來驗證和確認(rèn)他們的PCI Express (PCIe) 設(shè)計。這一全新適配器在搭配Cadence Palladium Verification Co

電子設(shè)計自動化
2013-07-31

BRIDGE PCIE ADAPTER CADENCE
Cadence全新SpeedBridge Adapter實現(xiàn)對PCIe 3.0設(shè)計的確認(rèn)和驗證

21ic訊—全球電子設(shè)計創(chuàng)新領(lǐng)先企業(yè)Cadence設(shè)計系統(tǒng)公司今天宣布推出全新用于PCIe 3.0的SpeedBridge® Adapter。它為設(shè)計師們提供了一個重要的工具，來驗證和確認(rèn)他們的PCI Express (PCIe) 設(shè)計。這一全新適配

模擬
2013-07-30

BRIDGE PCIE ADAPTER CADENCE
聯(lián)電采用益華DFM Signoff設(shè)計流程

益華宣布經(jīng)過廣泛的基準(zhǔn)測試后，聯(lián)華電子已經(jīng)采用Cadence設(shè)計中(In-design)與signoff DFM(Design-for-manufacturing)流程，執(zhí)行28奈米(nm)制程設(shè)計的實體signoff與電子變異性最佳化。這個流程解決隨機(jī)與系統(tǒng)良率問題

模擬
2013-07-24

聯(lián)電 DFM DESIGN CADENCE
創(chuàng)意、聯(lián)電運(yùn)用Cadence技術(shù)克服先進(jìn)制程設(shè)計挑戰(zhàn)

益華電腦(Cadence Design Systems)近日宣布兩項成功合作案例，其一為設(shè)計服務(wù)業(yè)者創(chuàng)意電子(GUC)運(yùn)用Cadence Encounter數(shù)位設(shè)計實現(xiàn)系統(tǒng)(Digital Implementation System，EDI)與Cadence Litho Physical Analyzer，成功

電子設(shè)計自動化
2013-07-24

先進(jìn)制程聯(lián)電 DFM CADENCE
Cadence協(xié)助創(chuàng)意、聯(lián)電克服先進(jìn)制程設(shè)計挑戰(zhàn)

益華電腦(Cadence Design Systems)近日宣布兩項成功合作案例，其一為設(shè)計服務(wù)業(yè)者創(chuàng)意電子(GUC)運(yùn)用Cadence Encounter數(shù)位設(shè)計實現(xiàn)系統(tǒng)(Digital Implementation System，EDI)與Cadence Litho Physical Analyzer，成功

消費電子
2013-07-23

先進(jìn)制程聯(lián)電 DFM CADENCE
Cadence協(xié)助創(chuàng)意、聯(lián)電克服先進(jìn)制程設(shè)計挑戰(zhàn)

益華電腦(Cadence Design Systems)近日宣布兩項成功合作案例，其一為設(shè)計服務(wù)業(yè)者創(chuàng)意電子(GUC)運(yùn)用Cadence Encounter數(shù)位設(shè)計實現(xiàn)系統(tǒng)(Digital Implementation System，EDI)與Cadence Litho Physical Analyzer，成功

電子設(shè)計自動化
2013-07-23

先進(jìn)制程聯(lián)電 DFM CADENCE
迎接先進(jìn)制程挑戰(zhàn)　Cadence強(qiáng)調(diào)創(chuàng)新與合作

EDA供應(yīng)商益華電腦(Cadence)的年度技術(shù)研討會 CDNLive 臺灣場次，于本月上旬在新竹圓滿落幕；本年度的研討會除了邀集來自臺積電(TSMC)、智原(Faraday)、ARM等大廠的高階主管發(fā)表專題演說，亦安排了多場由創(chuàng)意(GUC)、

模擬
2013-07-23

研討會先進(jìn)制程臺積電 CADENCE
Cadence協(xié)助創(chuàng)意、聯(lián)電克服先進(jìn)制程設(shè)計挑戰(zhàn)

益華電腦(Cadence Design Systems)近日宣布兩項成功合作案例，其一為設(shè)計服務(wù)業(yè)者創(chuàng)意電子(GUC)運(yùn)用Cadence Encounter數(shù)位設(shè)計實現(xiàn)系統(tǒng)(Digital Implementation System，EDI)與Cadence Litho Physical Analyzer，成功

模擬
2013-07-22

先進(jìn)制程聯(lián)電 DFM CADENCE
聯(lián)華電28nm節(jié)點采用Cadence物理和電學(xué)制造性設(shè)計簽收

Cadence設(shè)計系統(tǒng)公司昨日宣布，歷經(jīng)廣泛的基準(zhǔn)測試后，半導(dǎo)體制造商聯(lián)華電子(UMC)已采用Cadence“設(shè)計內(nèi)”和“簽收”可制造性設(shè)計(DFM)流程對28納米設(shè)計進(jìn)行物理簽收和電學(xué)變量優(yōu)化。該流程既解

電子設(shè)計自動化
2013-07-19

節(jié)點聯(lián)華 DFM CADENCE

首頁上一頁 10 11 12 13 14 15 16 17 18 19 下一頁尾頁

CADENCE

華力微電子基于Cadence數(shù)字工具開發(fā)55納米參考設(shè)計流程

瑞昱獲Cadence Tensilica HiFi 音頻/語音DSP IP內(nèi)核授權(quán)

華力微電子基于Cadence數(shù)字工具開發(fā)55納米參考設(shè)計流程

瑞昱獲授權(quán)使用Cadence Tensilica HiFi 音頻/語音DSP IP內(nèi)核

瑞昱獲授權(quán)使用Cadence Tensilica HiFi 音頻/語音DSP IP內(nèi)核

華力微電子基于Cadence Encounter數(shù)字技術(shù)交付55nm平臺參考設(shè)計流程

華力微電子開發(fā)55納米平臺的參考設(shè)計流程

意法半導(dǎo)體(ST)、ARM和Cadence三方合作虛擬原型的研發(fā)

瑞薩介紹IC和封裝的整合設(shè)計環(huán)境，支持2.5維及三維封裝

ST、ARM和Cadence聯(lián)合向Accellera 系統(tǒng)促進(jìn)會提交三個新方案

ST、ARM、 Cadence聯(lián)合提高不同模型工具之間的互通性

Cadence推全新用于PCIe 3.0的SpeedBridge Adapter

Cadence全新SpeedBridge Adapter實現(xiàn)對PCIe 3.0設(shè)計的確認(rèn)和驗證

聯(lián)電采用益華DFM Signoff設(shè)計流程

創(chuàng)意、聯(lián)電運(yùn)用Cadence技術(shù)克服先進(jìn)制程設(shè)計挑戰(zhàn)

Cadence協(xié)助創(chuàng)意、聯(lián)電克服先進(jìn)制程設(shè)計挑戰(zhàn)

Cadence協(xié)助創(chuàng)意、聯(lián)電克服先進(jìn)制程設(shè)計挑戰(zhàn)

迎接先進(jìn)制程挑戰(zhàn)　Cadence強(qiáng)調(diào)創(chuàng)新與合作

Cadence協(xié)助創(chuàng)意、聯(lián)電克服先進(jìn)制程設(shè)計挑戰(zhàn)

聯(lián)華電28nm節(jié)點采用Cadence物理和電學(xué)制造性設(shè)計簽收

相關(guān)標(biāo)簽

關(guān)注此標(biāo)簽的用戶(人)

熱門活動

課程視頻