Cadence設(shè)計(jì)系統(tǒng)公司與上海華力微電子有限公司，今天共同宣布華力微電子基于Cadence Encounter數(shù)字技術(shù)交付出55納米平臺(tái)的參考設(shè)計(jì)流程。從現(xiàn)在起，華力微電子首次在其已建立的55 納米工藝平臺(tái)上實(shí)現(xiàn)了從 RTL到GDSII的完整流程，它也是Cadence與上海華力緊密合作的結(jié)果。

在該流程中所使用的Cadence數(shù)字工具包括RTL Compiler、Encounter Digital Implementation 系統(tǒng)、Conformal LEC、QRC Extraction、Encounter Timing 系統(tǒng)、Encounter Power 系統(tǒng)和Physical Verification 系統(tǒng)。除了Cadence工具以外，全芯片流程彰顯華力微電子55納米庫(kù)、存儲(chǔ)器IP和IO功能特色。

“通過(guò)與Cadence緊密合作，我們可為客戶提供基于Cadence和華力微電子先進(jìn)技術(shù)的完整 55納米參考設(shè)計(jì)流程，”華力微電子副總栽舒奇表示，“我們期待繼續(xù)與Cadence合作為客戶提供高品質(zhì)硅晶的最快捷徑。”

“華力微電子公司自2010成立以來(lái)，有著令人印象深刻的成功紀(jì)錄，并已成為Cadence 重要合作伙伴，”Cadence公司銷售副總栽劉國(guó)軍表示。“我們共同的努力幫助設(shè)計(jì)人員有效實(shí)施和驗(yàn)證他們?cè)O(shè)計(jì)的同時(shí)，又贏得產(chǎn)品投放市場(chǎng)的時(shí)間目標(biāo)。”