CADENCE

關注人關注

我要報錯

円星科技采用Cadence VIP縮短2.5倍的驗證時間

美國加州2015年2月4日，全球電子設計創(chuàng)新領導廠商Cadence(Cadence Design Systems)今天宣布，專業(yè)芯片IP供應商円星科技(M31 Technology)采用Cadence的驗證IP(VIP)產(chǎn)品，與手動的測試平臺結果相比,不但縮短了2.5倍的

廠商動態(tài)
2015-02-09

cadence 驗證
Cadence為ARM高端移動IP套件提供完整的解決方案

ARM與Cadence合作，幫助設計人員使用ARM Cortex-A72處理器、ARM Mali-T880 GPU及ARM CoreLink CCI-500系統(tǒng)IP實現(xiàn)更快速的產(chǎn)品上市時間Cadence(Cadence Design Systems, Inc.)與ARM今天宣布，合作推出一個完整的系統(tǒng)

電子設計自動化
2015-02-04

ARM ip套件 cadence
Cadence Sigrity 2015技術包，涵蓋新的產(chǎn)品、一項核心技術更新及靈活的License選擇

優(yōu)點：·新的 Sigrity 4-Pack并行及分布式計算(Parallel Computing 4-pack)能實現(xiàn)高效的產(chǎn)品創(chuàng)新，滿足Sign-off精度要求下，提取PCB互連模型達到3倍加速;·更新的電源感知信號完整性 (SI)支持 LPDDR4分

電子設計自動化
2015-01-29

cadence
UMC聯(lián)華電子與Cadence合作提供28nm設計參考流程適用以ARM Cortex-A7 基于MPCore的系統(tǒng)級芯片

亮點：·設計流程包括Cadence Encounter數(shù)字設計實現(xiàn)系統(tǒng)、Tempus時序Signoff解決方案、Voltus IC電源完整性解決方案、Quantus QRC寄生參數(shù)提取解決方案、物理驗證系統(tǒng)、Litho物理分析儀和CMP預報器。&middot

電子設計自動化
2015-01-22

cadence
Protel 原理圖/PCB到Cadence的數(shù)據(jù)轉換

隨著PCB設計的復雜程度和高速PCB設計需求的不斷增加，越來越多的PCB設計者、設計團隊選擇Cadence的設計平臺和工具。但是，由于沒有 Protel數(shù)據(jù)到Cadence數(shù)據(jù)直接轉換工具，

嵌入式硬件
2014-10-19

PCB 原理圖 Protel CADENCE
Cadence IP組合和工具支持臺積電新的超低功耗平臺

Cadence為先進的低功耗移動消費產(chǎn)品提供關鍵IP和設計工具Cadence設計系統(tǒng)公司今日宣布其豐富的IP組合與數(shù)字和定制/模擬設計工具可支持臺積電全新的超低功耗(ULP)技術平臺。該ULP平臺涵蓋了提供多種省電方式的多個工藝

廠商動態(tài)
2014-10-08

超低功耗臺積電 IP CADENCE
Cadence為臺積電16納米FinFET+ 制程推出一系列IP組合

令設計者受益于先進制程的更高性能、更低功耗以及更小設計面積Cadence設計系統(tǒng)公司今日宣布為臺積電16納米FinFET+ 制程推出一系列IP組合。 Cadence所提供的豐富IP組合能使系統(tǒng)和芯片公司在16納米FF+的先進制程上相比

廠商動態(tài)
2014-10-08

臺積電 IP CADENCE FINFET
Cadence數(shù)字與定制/模擬工具通過臺積電16FF+制程的認證

雙方在10納米FinFET工藝上的合作可使客戶即刻啟動設計Cadence設計系統(tǒng)公司今日宣布，其數(shù)字和定制/模擬分析工具已通過臺積電公司16FF+制程的V0.9設計參考手冊(Design Rule Manual，DRM) 與SPICE認證，相比于原16納

廠商動態(tài)
2014-10-08

模擬臺積電 CADENCE FINFET
臺積電采用Cadence的16納米FinFET單元庫特性分析解決方案

Virtuoso Liberate特性分析解決方案搭配Spectre電路模擬器倍增16納米FinFET單元庫的特性分析速度亮點：• 輸出單元庫符合臺積電對16納米FinFET STA關聯(lián)性的嚴格的精度目標• Cadence的16納米FinFET v1.0單元

半導體
2014-10-08

臺積電特性分析 CADENCE FINFET
工程師離不開的那些電路設計工具

EDA技術是在電子CAD技術基礎上發(fā)展起來的計算機軟件系統(tǒng)，是指以計算機為工作平臺，融合了應用電子技術、計算機技術、信息處理及智能化技術的最新成果，進行電子產(chǎn)品的自動

嵌入式硬件
2014-09-18

工程師電路設計 MDASH CADENCE
Cadence Voltus-Fi:晶體管級EMIR分析技術

提到 Cadence，出現(xiàn)在我們腦海中的第一個詞應該就是“創(chuàng)新”了，Cadence 是一家全球電子設計創(chuàng)新領先公司，那么今天我們就一起了解一下 Cadence 最新發(fā)布的 Vol

電源-LED驅動
2014-08-18

晶體管電源完整性 EMI CADENCE
Cadence發(fā)布高端芯片設計工具Voltus Fi

時值Cadence一年一度的用戶大會CDNLive 2014期間，該公司向全球發(fā)布了一款最新電源管理產(chǎn)品Voltus Fi定制電源完整性解決方案。作為2013年11月發(fā)布的設計簽收方案電源管理Voltus 平臺的補充，實現(xiàn)了對定制化和模擬IC

電子設計自動化
2014-08-14

晶體管芯片設計布局布線 CADENCE
Cadence Voltus-Fi:晶體管級EMIR分析技術

提到Cadence，出現(xiàn)在我們腦海中的第一個詞應該就是“創(chuàng)新”了，Cadence是一家全球電子設計創(chuàng)新領先公司，那么今天我們就一起了解一下Cadence最新發(fā)布的Voltus-Fi定制型電源完整性解決方案。8月5日，Cadenc

21ic專訪
2014-08-14

晶體管電源完整性 EMI CADENCE
Cadence推出Voltus-Fi定制型電源完整性解決方案提供SPICE級精度晶體管級電源簽收解決方案

亮點：· 采用Spectre加速并行仿真器APS進行SPICE級仿真，提供一流的晶體管級EMIR精度。完善了Cadence的電源簽收解決方案。· 為業(yè)界先進制程的FinFET工藝提供

電源
2014-08-06

晶體管電源完整性 CADENCE SPICE
Cadence采用全新可支持電學感知設計的Virtuoso版圖套件

【中國，2013年7月15日】—— 全球電子設計創(chuàng)新領先企業(yè)Cadence設計系統(tǒng)公司(NASDAQ:CDNS) 今天宣布推出用于實現(xiàn)電學感知設計的Virtuoso®版圖套件，它是一種

嵌入式硬件
2014-07-11

工程師 MDASH CADENCE VIRTUOSO
東芝為65nm以后工藝導入美國Cadence的參數(shù)提取工具

【導讀】東芝為65nm以后工藝導入美國Cadence的參數(shù)提取工具上方為目前的流程，下方為將來的流程　上方左起第二個方框（DVIP）是CMP模擬器。將來模擬器將嵌入QRC Extraction中。數(shù)據(jù)提供：美國Cadence。

半導體
2014-06-09

東芝 BSP CADENCE 65NM
統(tǒng)一IC功率標準前途不明

【導讀】統(tǒng)一IC功率標準前途不明 IC設計師想要在整個設計與驗證過程中利用一種標準方法來描述其功率設計意圖，但是EDA供應商間持續(xù)的競爭卻惡化了統(tǒng)一低功耗描述標準的建立。目前，符合整個行業(yè)要求的

半導體
2014-06-09

EDA IC BSP CADENCE
Cadence助力飛思卡爾流程設計提升

【導讀】Cadence助力飛思卡爾流程設計提升全球電子設計創(chuàng)新領導者Cadence設計系統(tǒng)公司今天宣布飛思卡爾半導體公司已經(jīng)采用Cadence(r) Analog Mixed Signal (AMS) Methodology Kit。飛思卡爾已經(jīng)采用AMS Met

半導體
2014-06-09

飛思卡爾 BSP CADENCE AMS
PCB設計高速發(fā)展 Allegro 16.6助力布局優(yōu)化

【導讀】科通集團日前在北京、上海、深圳召開Cadence Allegro 16.6技術研討會，與工程師分享Cadence Allegro 16.6的最新功能特點。科通集團表示，將以本地化的優(yōu)質(zhì)服務，把Cadence Allegro 16.6的優(yōu)勢與本土需求結合

半導體
2014-06-06

PCB設計 BSP CADENCE ALLEGRO
Cadence最新版PCB解決方案輕松應對三大趨勢

【導讀】Cadence近日宣布推出最新版PCB解決方案Allegro/OrCAD 16.6。該公司中國區(qū)VAR&SPB部銷售經(jīng)理熊文表示，新版本在應對PCB設計的小型化、高速化、智能化、以及提升團隊協(xié)同設計效率方面實現(xiàn)了長足的進步。摘

半導體
2014-06-06

PCB CADENCE ORCAD ALLEGRO

首頁上一頁 2 3 4 5 6 7 8 9 10 11 下一頁尾頁

CADENCE

円星科技采用Cadence VIP縮短2.5倍的驗證時間

Cadence為ARM高端移動IP套件提供完整的解決方案

Cadence Sigrity 2015技術包，涵蓋新的產(chǎn)品、一項核心技術更新及靈活的License選擇

UMC聯(lián)華電子與Cadence合作提供28nm設計參考流程適用以ARM Cortex-A7 基于MPCore的系統(tǒng)級芯片

Protel 原理圖/PCB到Cadence的數(shù)據(jù)轉換

Cadence IP組合和工具支持臺積電新的超低功耗平臺

Cadence為臺積電16納米FinFET+ 制程推出一系列IP組合

Cadence數(shù)字與定制/模擬工具通過臺積電16FF+制程的認證

臺積電采用Cadence的16納米FinFET單元庫特性分析解決方案

工程師離不開的那些電路設計工具

Cadence Voltus-Fi:晶體管級EMIR分析技術

Cadence發(fā)布高端芯片設計工具Voltus Fi

Cadence Voltus-Fi:晶體管級EMIR分析技術

Cadence推出Voltus-Fi定制型電源完整性解決方案提供SPICE級精度晶體管級電源簽收解決方案

Cadence采用全新可支持電學感知設計的Virtuoso版圖套件

東芝為65nm以后工藝導入美國Cadence的參數(shù)提取工具

統(tǒng)一IC功率標準前途不明

Cadence助力飛思卡爾流程設計提升

PCB設計高速發(fā)展 Allegro 16.6助力布局優(yōu)化

Cadence最新版PCB解決方案輕松應對三大趨勢

相關標簽

關注此標簽的用戶(人)

熱門活動

課程視頻