注入Cadence最前沿的技術(shù)工具,打造集人才培養(yǎng)、科學(xué)創(chuàng)新、設(shè)計服務(wù)于一體的服務(wù)平臺楷登電子(美國 Cadence 公司)今日與國家集成電路設(shè)計北京產(chǎn)業(yè)化基地—中關(guān)村芯園
楷登電子(美國 Cadence 公司,NASDAQ: CDNS)與西安電子科技大學(xué)共同宣布,Cadence將與西安電子科技大學(xué)攜手共建集成電路設(shè)計培訓(xùn)中心(下稱“聯(lián)合培訓(xùn)中心”),并在西安電子科技大學(xué)隆重舉行了西電、CSIP、
TÜV SÜD完成審計并確認(rèn)Cadence數(shù)字和模擬工具流達(dá)到可信使用標(biāo)準(zhǔn),適用于ASIL A級到ASIL D級項目2016年10月27日,美國加州圣何塞訊——Cadence公司(N
美國鏗騰電子科技有限公司(Cadence Design Systems)發(fā)布了用于計算機(jī)視覺及圖像處理的DSP內(nèi)核新產(chǎn)品“Tensilica Vision P6 DSP”。與現(xiàn)有產(chǎn)品“Tensilica
內(nèi)容提要:· 新一代Virtuoso 模擬設(shè)計環(huán)境(ADE),助力工程師探索、分析并驗證是否達(dá)到設(shè)計目標(biāo),確保周期內(nèi)設(shè)計目標(biāo)的一致性· Virtuoso版圖工具在大型芯片版圖設(shè)計中的縮放、平移及圖形生成方面的性能
楷登電子(美國 Cadence 公司,NASDAQ: CDNS)今日宣布,用于10納米FinFET工藝的數(shù)字、定制/模擬和簽核工具通過臺積電(TSMC)V1.0設(shè)計參考手冊(DRM)及SPICE認(rèn)證。Cadence 和臺積電為共有客戶認(rèn)證設(shè)計工具,開發(fā)最新流程
Cadence Design System, Inc.(現(xiàn)已正式更名為楷登電子)日前宣布推出全新Modus測試解決方案。該方案助設(shè)計工程師將產(chǎn)品測試時間縮短最高三倍,從而降低生產(chǎn)測試成本,進(jìn)一步提高硅產(chǎn)品利潤率。新一代測試解決方案采
楷登電子(美國Cadence公司)日前正式發(fā)布全新音頻軟件框架 —— Cadence HiFi Integrator Studio。Cadence HiFi Integrator Studio可以和基于Tensilica HiFi DSP的系統(tǒng)級芯片(SoCs)協(xié)同使用,助力 OEM及應(yīng)用開發(fā)者進(jìn)一步縮短產(chǎn)品上市時間。同期發(fā)布的產(chǎn)品還包括首款可以與安卓工作室開發(fā)平臺集成的硬件。在日前召開的2016年世界移動通信大會上,Cadence演示了 “OK Google” 語音觸發(fā)功能,以及音頻播放功能與安卓工作室和Realtek ALC5677的集成。
Cadence Design System, Inc.(現(xiàn)已正式更名為楷登電子,NASDAQ:CDNS)今日宣布推出全新Modus™測試解決方案。該方案助設(shè)計工程師將產(chǎn)品測試時間縮短最高三倍,從而降低生產(chǎn)測試成本,進(jìn)一步提高硅產(chǎn)品利潤率。新
Cadence設(shè)計系統(tǒng)公司(NASDAQ: CDNS)今日宣布,正式交付完整的數(shù)字與簽核參考流程,用于Imagination Technologies (IMG.L)公司PowerVR Series7圖形處理單元(GPU)。采用此高度集成的Cadence® 參考流程,550萬實例的
Cadence Design System, Inc. (現(xiàn)已正式更名為楷登電子,NASDAQ:CDNS)今日宣布,正式獲頒卓越職場研究所(Great Place to Work® Institute)“大中華區(qū)最佳職場”。憑借充滿活力的企業(yè)文化不斷激發(fā)員工
技術(shù)要點(diǎn):· Palladium Z1是 Cadence全新推出的企業(yè)級硬件仿真加速平臺,帶來超過5倍的仿真吞吐量,平均工作負(fù)載效率較直接競爭對手提升 2.5 倍· 數(shù)據(jù)中心級仿真擴(kuò)展能力,可實現(xiàn)從 IP 塊到系統(tǒng)級芯片
說到IC Design就離不開EDA TOOLS。IC設(shè)計中EDA工具的日臻完善已經(jīng)使工程師完全擺脫了原先手工操作的蒙昧期。IC設(shè)計向來就是EDA工具和人腦的結(jié)合。隨著IC不斷向高集成度、高速度、低功耗、高性能發(fā)展,沒有高可靠性的
中國區(qū)總經(jīng)理劉國軍(James Liu)將在這一重要戰(zhàn)略地區(qū)推動公司的下一輪業(yè)務(wù)增長Imagination Technologies (IMG.L)宣布任命業(yè)內(nèi)資深人士劉國軍先生(James Liu)為中國區(qū)總經(jīng)理
益華電腦(Cadence Design Systems, Inc.)宣布,展訊通訊(上海)公司(Spreadtrum Communications (Shanghai) Co., Ltd.,)運(yùn)用全新的 Cadence Innovus 設(shè)計實現(xiàn)系統(tǒng),大幅縮短
Cadence宣布,展訊通信(上海)有限公司采用全新的Cadence Innovus設(shè)計實現(xiàn)系統(tǒng),大幅縮短了數(shù)百萬級的28納米IP模塊的周轉(zhuǎn)時間(TAT),同時達(dá)成其功耗、性能和面積的(PPA)目標(biāo)。相比于使用其原先的方案,Innovus方案極
Cadence發(fā)布Cadence Innovus設(shè)計實現(xiàn)系統(tǒng),這是新一代的物理設(shè)計實現(xiàn)解決方案,使系統(tǒng)芯片(system-on-chip,SoC)開發(fā)人員能夠在加速上市時間的同時交付最佳功耗、性能和面積(PPA)指標(biāo)的的設(shè)計。Innovus設(shè)計實現(xiàn)系統(tǒng)
Cadence(Cadence Design Systems, Inc.)今天宣布,展訊通信(上海)有限公司(Spreadtrum Communications (Shanghai) Co., Ltd., )采用全新的Cadence® Innovus™ 設(shè)計實現(xiàn)系統(tǒng),大幅縮短了數(shù)百萬級的28納米I
·經(jīng)過產(chǎn)品驗證的10%~20% PPA提升·業(yè)界首個大規(guī)模并行運(yùn)算解決方案,實現(xiàn)前所未有的運(yùn)行速度和設(shè)計容量·支持先進(jìn)的16/14/10納米FinFET和成熟的制程節(jié)點(diǎn)·新一代的平臺更具易用性且大幅度
Cadence今天宣布燦芯半導(dǎo)體(Brite Semiconductor Corporation)運(yùn)用Cadence® 數(shù)字設(shè)計實現(xiàn)和signoff工具,完成了4個28nm系統(tǒng)級芯片(SoC)的設(shè)計,相比于先前的設(shè)計工具,使其產(chǎn)品上市時間縮短了3周。通過使用Cade