北航成為BlueSpec全球大學(xué)計劃的一份子

行為級綜合EDA供應(yīng)商Bluespec Inc.近期宣布北京航空航天大學(xué)成為其全球大學(xué)計劃的一份子。Bluespec公司的大學(xué)計劃旨在確保大學(xué)用戶更容易獲得行業(yè)領(lǐng)先的高級設(shè)計和建模工具集，根據(jù)這次合作北京航空航天大學(xué)將得到BS

Cadence Encounter RTL Compiler與Digital Implementation成功縮減Realtek瑞昱半導(dǎo)體數(shù)字電視SoC面積

21ic訊 全球電子設(shè)計創(chuàng)新領(lǐng)先企業(yè)Cadence設(shè)計系統(tǒng)公司(NASDAQ: CDNS)今天宣布，瑞昱半導(dǎo)體(Realtek Semiconductor Corp.) 成功運用Cadence® Encounter® RTL Compiler的physical aware RTL合成縮減數(shù)字電視

ARM公司發(fā)布DS-5 v5.16：ADS和RVDS將成為歷史

2013年10月22日，ARM公司發(fā)布DS-5 v5.16，這意味著自2010年3月DS-5第一版發(fā)布以來，這款號稱支持所有ARM內(nèi)核的開發(fā)工具，已經(jīng)經(jīng)歷了整整3年半的時間。這段時間里，很多熟悉ADS和RVDS的用戶，也都慢慢轉(zhuǎn)向使用D

Design Compiler 2010將綜合和布局及布線的生產(chǎn)效率提高2倍

半導(dǎo)體設(shè)計、驗證和制造的軟件及知識產(chǎn)權(quán)（IP）供應(yīng)商新思科技有限公司（Nasdaq:SNPS）日前宣布：該公司在其Galaxy™設(shè)計實現(xiàn)平臺中推出了最新的創(chuàng)新RTL綜合工具Design Compiler® 2010，它將綜合和物理層實

復(fù)雜SoC設(shè)計中的功率管理 (下)

功率優(yōu)化技術(shù) 圖5中，根據(jù)靜態(tài)與動態(tài)功率以及這些技術(shù)所應(yīng)用的設(shè)計抽象層次，對各項功率優(yōu)化技術(shù)進(jìn)行了分類。使用這些方法中的哪項或哪幾項要取決于設(shè)計目標(biāo)。將這些方法結(jié)合到設(shè)計流程中，就形成了一種集

復(fù)雜SoC設(shè)計中的功率管理 (下)

復(fù)雜SoC設(shè)計中的功率管理 (下)

新思使創(chuàng)意電子ARM處理器頻率達(dá)到1GHz

日前，新思科技與創(chuàng)意電子宣布，創(chuàng)意電子采用新思科技Galaxy.實作平臺(Implementation Platform) 中的關(guān)鍵工具IC Compiler，讓ARM. Cortex.-A9 MPCore.雙核心處理器達(dá)到超過1 GHz頻率效能。新思科技的高效能Galaxy設(shè)

RTL綜合工具Design Compiler 2010（Synopsys）

新思科技有限公司日前宣布：該公司在其Galaxy™設(shè)計實現(xiàn)平臺中推出了最新的創(chuàng)新RTL綜合工具Design Compiler 2010，它將綜合和物理層實現(xiàn)流程增速了兩倍。為了滿足日益復(fù)雜的設(shè)計中極具挑戰(zhàn)性的進(jìn)度要求，工程師

Design Compiler 2010將綜合和布局及布線的生產(chǎn)效率提高2倍

實現(xiàn)了與布局和布線檢測5%的關(guān)聯(lián)度，以及在多核技術(shù)上的2倍速更快的運行時間 美國加利福尼亞州山景城，2010年4月6日—— 全球領(lǐng)先的半導(dǎo)體設(shè)計、驗證和制造的軟件及知識產(chǎn)權(quán)（IP）供應(yīng)商新思科技有限公司（Nasdaq:SN

Synopsys綜合和布局及布線生產(chǎn)效率提升兩倍

Synopsys日前宣布，在其Galaxy設(shè)計實現(xiàn)平臺中推出了最新的RTL綜合工具Design Compiler 2010，它將綜合和物理層實現(xiàn)流程增速了兩倍。Design Compiler自1988年問世以來，隨著工藝技術(shù)從1.5微米到32納米的進(jìn)步，而不斷得

新型IC COMPILER布線工具Zroute（Synopsys）

新思科技(Synopsys)推出新型多線程布線工具Zroute，完整集成于IC Compiler。

Synopsys 發(fā)布DESIGN COMPILER 2007

Synopsys發(fā)布最新版 Design Compiler® 綜合解決方案—— Design Compiler 2007。

Synopsys 推出IC COMPILER 2007.03版

Synopsys 發(fā)布下一代布局布線解決方案——IC Complier 2007.03 版。

Synopsys助力意法半導(dǎo)體，Design Compiler技術(shù)加速ASIC設(shè)計

電子設(shè)計自動化(EDA)軟件工具領(lǐng)導(dǎo)廠商Synopsys日前宣布，意法半導(dǎo)體在其90nm和65nm的ASIC設(shè)計流程中，應(yīng)用Design Compiler拓樸繪圖技術(shù)，縮短了整個設(shè)計時間。意法半導(dǎo)體在其ASIC方法集中應(yīng)用Design Compiler拓樸

威捷采用Synopsys IC Compiler進(jìn)行90納米設(shè)計

易于移植、強有力的技術(shù)發(fā)展路線圖等優(yōu)勢使其在競爭中脫穎而出 全球電子設(shè)計自動化軟件工具（EDA）領(lǐng)導(dǎo)廠商Synopsys（Nasdaq:SNPS）近日宣布，美國威捷半導(dǎo)體公司（SiliconOptix）采用SynopsysICCompiler下一代布局布

威捷半導(dǎo)體采用Synopsys IC Compiler進(jìn)行設(shè)計