
摘要:介紹了一種基于DSP和CPLD的低壓斷路器智能控制器的設(shè)計(jì),該控制器以模塊化的形式,能夠控制多個(gè)斷路器實(shí)現(xiàn)故障保護(hù)。重點(diǎn)敘述了控制器的硬件系統(tǒng)構(gòu)成,包括信號(hào)調(diào)理電路、脫扣控制電路和GPRS通信模塊電路。設(shè)計(jì)
FPGA - 數(shù)字經(jīng)濟(jì)時(shí)代的基石正如我在《科技以人為本 - CES結(jié)語》一文中講的,科技在近20年里發(fā)生了翻天覆地的變化,背后的推動(dòng)主要來自于半導(dǎo)體技術(shù)的飛速發(fā)展,其中最大的革命是天才的人們通過模數(shù)變換,把自然界的一
美高森美公司宣布擴(kuò)展其60 W以太網(wǎng)供電(PoE)中跨(midspan)產(chǎn)品系列,立即提供24端口產(chǎn)品PD-9524G,將四對(duì)線纜供電和千兆位傳輸?shù)膬?yōu)勢(shì)擴(kuò)展到更高密度的網(wǎng)絡(luò)部署。PD-9524G midspan中跨與PD95-xx同系列的單一端口、6端
美高森美公司宣布擴(kuò)展其60 W以太網(wǎng)供電(PoE)中跨(midspan)產(chǎn)品系列,立即提供24端口產(chǎn)品PD-9524G,將四對(duì)線纜供電和千兆位傳輸?shù)膬?yōu)勢(shì)擴(kuò)展到更高密度的網(wǎng)絡(luò)部署。PD-9524G midspan中跨與PD95-xx同系列的單一端口、6端
引 言一個(gè)大型的船舶輪機(jī)模擬器蘊(yùn)含著30多個(gè)全物理過程的數(shù)學(xué)模型,涉及千余個(gè)實(shí)時(shí)參變量,通常采用功能分散的DCS網(wǎng)絡(luò)來實(shí)現(xiàn)。即便如此,個(gè)別仿真工作站由于模型復(fù)雜、任務(wù)繁重,難以滿足實(shí)時(shí)仿真的要求。例如,動(dòng)力
引 言一個(gè)大型的船舶輪機(jī)模擬器蘊(yùn)含著30多個(gè)全物理過程的數(shù)學(xué)模型,涉及千余個(gè)實(shí)時(shí)參變量,通常采用功能分散的DCS網(wǎng)絡(luò)來實(shí)現(xiàn)。即便如此,個(gè)別仿真工作站由于模型復(fù)雜、任務(wù)繁重,難以滿足實(shí)時(shí)仿真的要求。例如,動(dòng)力
以ARM和DSP嵌入式系統(tǒng)為核心的實(shí)時(shí)仿真平臺(tái)的開發(fā)
1 存儲(chǔ)器結(jié)構(gòu)不同單片機(jī)使用馮.諾依曼存儲(chǔ)器結(jié)構(gòu)。這種結(jié)構(gòu)中,只有一個(gè)存儲(chǔ)器空間通過一組總線(一個(gè)地址總線和一個(gè)數(shù)據(jù)總線)連接到處理器核。大多數(shù)DSP采用了哈佛結(jié)構(gòu),將存儲(chǔ)器空間劃分成兩個(gè),分別存儲(chǔ)程序和數(shù)
摘要:采用TI公司的TMS320C6713DSP芯片實(shí)現(xiàn)了GPS接收機(jī)定位解算功能。利用該芯片實(shí)現(xiàn)GPS接收機(jī)各模塊的調(diào)度,完成對(duì)時(shí)間觀測(cè)量和導(dǎo)航電文的提取,進(jìn)行衛(wèi)星位置解算和用戶位置解算以及對(duì)外接口。試驗(yàn)結(jié)果表明,根據(jù)該
基于DSP的GPS定位解算算法研究與實(shí)現(xiàn)
摘要:根據(jù)電能質(zhì)量監(jiān)測(cè)對(duì)于系統(tǒng)支持復(fù)雜算法和實(shí)時(shí)性的特殊要求,并在綜合分析了目前風(fēng)電場(chǎng)電能質(zhì)量監(jiān)測(cè)技術(shù)現(xiàn)狀的基礎(chǔ)上,本文提出了一種基于DSP+ARM構(gòu)架的嵌入式電能質(zhì)量監(jiān)測(cè)裝置的解決方案,該裝置可完成風(fēng)電場(chǎng)電
基于DSP+ARM構(gòu)架的嵌入式電能質(zhì)量監(jiān)測(cè)裝置的解決方案
基于DSP+ARM構(gòu)架的嵌入式電能質(zhì)量監(jiān)測(cè)裝置的解決方案
基于DSP+ARM構(gòu)架的嵌入式電能質(zhì)量監(jiān)測(cè)裝置的解決方案
摘要:介紹了一種基于DSP和CPLD的低壓斷路器智能控制器的設(shè)計(jì),該控制器以模塊化的形式,能夠控制多個(gè)斷路器實(shí)現(xiàn)故障保護(hù)。重點(diǎn)敘述了控制器的硬件系統(tǒng)構(gòu)成,包括信號(hào)調(diào)理電路、脫扣控制電路和GPRS通信模塊電路。設(shè)計(jì)
FPGA - 數(shù)字經(jīng)濟(jì)時(shí)代的基石正如我在《科技以人為本 - CES結(jié)語》一文中講的,科技在近20年里發(fā)生了翻天覆地的變化,背后的推動(dòng)主要來自于半導(dǎo)體技術(shù)的飛速發(fā)展,其中最大的革命是天才的人們通過模數(shù)變換,把自然界的一
摘要:實(shí)現(xiàn)了一種基于DSP的通用語音編譯碼器實(shí)驗(yàn)平臺(tái)。在該平臺(tái)上通過軟件重構(gòu)可以實(shí)現(xiàn)常用語音信號(hào)的編譯碼。詳細(xì)介紹了應(yīng)用DSP實(shí)現(xiàn)通用語音編譯碼中的關(guān)鍵技術(shù),包括硬件平臺(tái)設(shè)計(jì)、軟件結(jié)構(gòu)和接口擴(kuò)展等。由于硬件
基于DSP的通用語音編譯碼器設(shè)計(jì)與實(shí)現(xiàn)
1 存儲(chǔ)器結(jié)構(gòu)不同單片機(jī)使用馮.諾依曼存儲(chǔ)器結(jié)構(gòu)。這種結(jié)構(gòu)中,只有一個(gè)存儲(chǔ)器空間通過一組總線(一個(gè)地址總線和一個(gè)數(shù)據(jù)總線)連接到處理器核。大多數(shù)DSP采用了哈佛結(jié)構(gòu),將存儲(chǔ)器空間劃分成兩個(gè),分別存儲(chǔ)程序和數(shù)
中頻信號(hào)分為和差兩路,高速A/D與DSP組成的數(shù)據(jù)采集系統(tǒng)要分別對(duì)這兩路信號(hào)進(jìn)行采集。對(duì)于兩路數(shù)據(jù)采集電路,A/D與DSP的接口連接是一樣的。兩個(gè)A/D同時(shí)將和路與差路信號(hào)采樣,并分別送入兩個(gè)FIFO;DSP分時(shí)從兩個(gè)FIFO中