FIFO

關(guān)注人關(guān)注

我要報(bào)錯(cuò)

DSP核信號(hào)采集系統(tǒng)通訊接口原理及設(shè)計(jì)

DSP核信號(hào)采集系統(tǒng)通訊接口原理及設(shè)計(jì)

嵌入式教程
2010-03-26

DSP 通訊接口信號(hào)采集系統(tǒng) FIFO
利用USB2.0技術(shù)的高速雙路數(shù)據(jù)采集系統(tǒng)

摘要：本文設(shè)計(jì)了一種基于USB2.0芯片CY7C68013和Maxim公司的高速并行模數(shù)轉(zhuǎn)換芯片MAX1195的高速雙路數(shù)據(jù)采集系統(tǒng)，采用EZ-USB FX2 的特有的GPIF(General Programmable Interface)傳輸方式，徹底打破了8051CPU對(duì)USB2

測(cè)試測(cè)量
2010-03-05

數(shù)據(jù)采集系統(tǒng) BSP USB2.0 FIFO
基于USB2.0技術(shù)的高速雙路數(shù)據(jù)采集系統(tǒng)

摘要：本文設(shè)計(jì)了一種基于USB2.0芯片CY7C68013和Maxim公司的高速并行模數(shù)轉(zhuǎn)換芯片MAX1195的高速雙路數(shù)據(jù)采集系統(tǒng)，采用EZ-USB FX2 的特有的GPIF(General Programmable Interface)傳輸方式，徹底打破了8051CPU對(duì)USB2

測(cè)試測(cè)量
2010-03-02

數(shù)據(jù)采集系統(tǒng) BSP USB2.0 FIFO
基于USB 2．0協(xié)議的高速圖像傳輸系統(tǒng)

0 引言傳統(tǒng)的圖像傳輸普遍采用由PC機(jī)主板所提供的各種接口來(lái)實(shí)現(xiàn)，如PCI接口、EPP接口、IEEE 1394接口等。PCI接口的最高速率可達(dá)到132 Mb／s，但其安裝麻煩，價(jià)格昂貴，可擴(kuò)展性差，無(wú)法專門對(duì)其做電磁屏蔽

智能硬件
2009-12-17

USB 圖像傳輸系統(tǒng) BSP FIFO
基于FPGA的FIFO設(shè)計(jì)和應(yīng)用

為實(shí)現(xiàn)目標(biāo)識(shí)別與跟蹤的應(yīng)用目的，在基于TMS320DM642的FIFO基礎(chǔ)上擴(kuò)展存儲(chǔ)空間，提出一種基于FPGA實(shí)現(xiàn)SDRAM控制器的方法。分析所用SDRAM的特點(diǎn)和工作原理，介紹FPGA中SDRAM控制器的組成和工作流程，給出應(yīng)用中讀SDRAM的時(shí)序圖。FPGA采用模塊化設(shè)計(jì)，增強(qiáng)SDRAM控制器的通用性，更方便地滿足實(shí)際需求。

模擬
2009-11-12

FPGA 狀態(tài)機(jī) BSP FIFO
基于FPGA的FIFO設(shè)計(jì)和應(yīng)用

為實(shí)現(xiàn)目標(biāo)識(shí)別與跟蹤的應(yīng)用目的，在基于TMS320DM642的FIFO基礎(chǔ)上擴(kuò)展存儲(chǔ)空間，提出一種基于FPGA實(shí)現(xiàn)SDRAM控制器的方法。分析所用SDRAM的特點(diǎn)和工作原理，介紹FPGA中SDRAM控制器的組成和工作流程，給出應(yīng)用中讀SDRAM的時(shí)序圖。FPGA采用模塊化設(shè)計(jì)，增強(qiáng)SDRAM控制器的通用性，更方便地滿足實(shí)際需求。

數(shù)字電源
2009-11-09

FPGA 狀態(tài)機(jī) BSP FIFO
USB通信技術(shù)在自動(dòng)測(cè)試系統(tǒng)中的應(yīng)用

1 引言自動(dòng)測(cè)試系統(tǒng)ATS(Automatic Test System)集成測(cè)試所需的全部激勵(lì)與測(cè)量設(shè)備，計(jì)算機(jī)高效完成各種模式的激勵(lì)及響應(yīng)信號(hào)的采集、存儲(chǔ)與分析，對(duì)被測(cè)單元進(jìn)行自動(dòng)狀態(tài)監(jiān)測(cè)、性能測(cè)試和故障診斷?？偩€是ATS的重要組

模擬
2009-10-09

通信技術(shù) 自動(dòng)測(cè)試系統(tǒng) USB通信 FIFO
多通道同步數(shù)據(jù)采集及壓縮系統(tǒng)

1 引言現(xiàn)代遙測(cè)系統(tǒng)中為了盡可能少地占用傳輸時(shí)間和存儲(chǔ)空間，在有限的信道容量?jī)?nèi)傳輸更多的有用信息，采用數(shù)據(jù)壓縮技術(shù)，有助于降低功率和帶寬要求，改善通信效率。這里提出一種基于DSP與CPLD的多通道同步數(shù)據(jù)

測(cè)試測(cè)量
2009-09-03

同步數(shù)據(jù)采集 CPLD RC FIFO
多通道同步數(shù)據(jù)采集及壓縮系統(tǒng)

1 引言現(xiàn)代遙測(cè)系統(tǒng)中為了盡可能少地占用傳輸時(shí)間和存儲(chǔ)空間，在有限的信道容量?jī)?nèi)傳輸更多的有用信息，采用數(shù)據(jù)壓縮技術(shù)，有助于降低功率和帶寬要求，改善通信效率。這里提出一種基于DSP與CPLD的多通道同步數(shù)據(jù)

數(shù)字電源
2009-08-31

同步數(shù)據(jù)采集 CPLD RC FIFO
基于CC1101的無(wú)中心數(shù)字對(duì)講機(jī)設(shè)計(jì)

摘要：基于射頻收發(fā)器CC1101，單片機(jī)(MCU)MSP430F149和DSP TMS320VC5509A，設(shè)計(jì)了一種無(wú)中心數(shù)字對(duì)講機(jī)。詳細(xì)介紹了系統(tǒng)的設(shè)計(jì)方案及各個(gè)模塊的器件選型和電路設(shè)計(jì)，MCU部分的軟件設(shè)計(jì)以及CC1101的編程要點(diǎn)。關(guān)鍵詞

單片機(jī)
2009-07-23

MCU 數(shù)字對(duì)講機(jī) CC1101 FIFO
基于CC1101的無(wú)中心數(shù)字對(duì)講機(jī)設(shè)計(jì)

摘要：基于射頻收發(fā)器CC1101，單片機(jī)(MCU)MSP430F149和DSP TMS320VC5509A，設(shè)計(jì)了一種無(wú)中心數(shù)字對(duì)講機(jī)。詳細(xì)介紹了系統(tǒng)的設(shè)計(jì)方案及各個(gè)模塊的器件選型和電路設(shè)計(jì)，MCU部分的軟件設(shè)計(jì)以及CC1101的編程要點(diǎn)。關(guān)鍵詞

線性電源
2009-07-21

MCU 數(shù)字對(duì)講機(jī) CC1101 FIFO
基于CC1101的無(wú)中心數(shù)字對(duì)講機(jī)設(shè)計(jì)

摘要：基于射頻收發(fā)器CC1101，單片機(jī)(MCU)MSP430F149和DSP TMS320VC5509A，設(shè)計(jì)了一種無(wú)中心數(shù)字對(duì)講機(jī)。詳細(xì)介紹了系統(tǒng)的設(shè)計(jì)方案及各個(gè)模塊的器件選型和電路設(shè)計(jì)，MCU部分的軟件設(shè)計(jì)以及CC1101的編程要點(diǎn)。關(guān)鍵詞

數(shù)字電源
2009-07-21

MCU 數(shù)字對(duì)講機(jī) CC1101 FIFO

首頁(yè) 上一頁(yè) 5 6 7 8 9 10 11 12 13 14 下一頁(yè) 尾頁(yè)

FIFO

DSP核信號(hào)采集系統(tǒng)通訊接口原理及設(shè)計(jì)

利用USB2.0技術(shù)的高速雙路數(shù)據(jù)采集系統(tǒng)

基于USB2.0技術(shù)的高速雙路數(shù)據(jù)采集系統(tǒng)

基于USB 2．0協(xié)議的高速圖像傳輸系統(tǒng)

基于FPGA的FIFO設(shè)計(jì)和應(yīng)用

基于FPGA的FIFO設(shè)計(jì)和應(yīng)用

USB通信技術(shù)在自動(dòng)測(cè)試系統(tǒng)中的應(yīng)用

多通道同步數(shù)據(jù)采集及壓縮系統(tǒng)

多通道同步數(shù)據(jù)采集及壓縮系統(tǒng)

基于CC1101的無(wú)中心數(shù)字對(duì)講機(jī)設(shè)計(jì)

基于CC1101的無(wú)中心數(shù)字對(duì)講機(jī)設(shè)計(jì)

基于CC1101的無(wú)中心數(shù)字對(duì)講機(jī)設(shè)計(jì)

相關(guān)標(biāo)簽

關(guān)注此標(biāo)簽的用戶(人)

熱門活動(dòng)

課程視頻