FPGA實(shí)現(xiàn)

關(guān)注人關(guān)注

我要報(bào)錯(cuò)

基于數(shù)字移相的高精度脈寬測(cè)量系統(tǒng)及其FPGA實(shí)現(xiàn)

　　在測(cè)量與儀器儀表領(lǐng)域,經(jīng)常需要對(duì)數(shù)字信號(hào)的脈沖寬度進(jìn)行測(cè)量.這種測(cè)量通常采用脈沖計(jì)數(shù)法,即在待測(cè)信號(hào)的高電平或低電平用一高頻時(shí)鐘脈沖進(jìn)行計(jì)數(shù),然后根據(jù)脈沖的個(gè)數(shù)計(jì)算待測(cè)信號(hào)寬度,如圖1所示.待測(cè)信號(hào)相對(duì)于

測(cè)試測(cè)量
2009-08-06

測(cè)量系統(tǒng) 高精度數(shù)字移相 FPGA實(shí)現(xiàn)
級(jí)聯(lián)信號(hào)處理器的FPGA實(shí)現(xiàn)

摘要：現(xiàn)代通信系統(tǒng)中，數(shù)字化已成為發(fā)展的必然趨勢(shì)，數(shù)字信號(hào)處理則是數(shù)字系統(tǒng)中的重要環(huán)節(jié)。在數(shù)字信號(hào)處理方面提出一種級(jí)聯(lián)信號(hào)處理器的FPGA實(shí)現(xiàn)方案，用以取代昂貴的專(zhuān)用數(shù)字處理芯片。首先對(duì)級(jí)聯(lián)信號(hào)處理器做了

電子設(shè)計(jì)自動(dòng)化
2009-07-16

信號(hào)處理器 FIR濾波器 BSP FPGA實(shí)現(xiàn)
一種高速幀同步和相位模糊估計(jì)的方法及其FPGA實(shí)現(xiàn)

摘要：提出僅依靠接收符號(hào)和本地同步碼快速確定MPSK調(diào)制符號(hào)的幀同步，并同時(shí)估計(jì)其相位模糊值的計(jì)算方法，給出減少一半計(jì)算量的簡(jiǎn)化相關(guān)算法以及設(shè)是兩個(gè)門(mén)限的方法，并分析該同步器的性能。詳細(xì)設(shè)計(jì)能估計(jì)相位模糊

通信技術(shù)
2009-07-14

相位幀同步 BSP FPGA實(shí)現(xiàn)
改進(jìn)型CIC抽取濾波器設(shè)計(jì)與FPGA實(shí)現(xiàn)

摘要：為了改善級(jí)聯(lián)積分梳狀(CIC)濾波器通帶不平和阻帶衰減不足的缺點(diǎn)，給出一種改進(jìn)型CIC濾波器。該濾波器在采用 COSINE濾波器提高阻帶特性的基礎(chǔ)上，級(jí)聯(lián)了一個(gè)SINE濾波器，補(bǔ)償了其通帶衰減。硬件實(shí)現(xiàn)時(shí)，采用新

電子設(shè)計(jì)自動(dòng)化
2009-07-03

濾波器設(shè)計(jì) 抽取濾波器 CIC FPGA實(shí)現(xiàn)
積分梳狀濾波器的FPGA實(shí)現(xiàn)

本文提出了多級(jí)CIC抽取濾波器結(jié)構(gòu)不僅能夠?qū)崿F(xiàn)更寬輸入信號(hào)的任意速率的抽取，并且對(duì)帶外信號(hào)的衰減也更大。

模擬
2009-06-23

抽取濾波器積分梳狀濾波器 CIC濾波器 FPGA實(shí)現(xiàn)
積分梳狀濾波器的FPGA實(shí)現(xiàn)

本文提出了多級(jí)CIC抽取濾波器結(jié)構(gòu)不僅能夠?qū)崿F(xiàn)更寬輸入信號(hào)的任意速率的抽取，并且對(duì)帶外信號(hào)的衰減也更大。

數(shù)字電源
2009-06-20

抽取濾波器積分梳狀濾波器 CIC濾波器 FPGA實(shí)現(xiàn)
DDS信號(hào)源的FPGA實(shí)現(xiàn)

1 引言目前直接數(shù)字頻率合成DDS專(zhuān)用器件大多采用先進(jìn)特定工藝技術(shù)，并具有高性能，多功能，且其內(nèi)部數(shù)字信號(hào)抖動(dòng)?。敵鲂盘?hào)的質(zhì)量高等特點(diǎn)，諸如Qualcomm公司的Q2230、Q2334，Analog Device公司的AD9955、AD

電子設(shè)計(jì)自動(dòng)化
2009-06-19

相位 BSP DDS信號(hào)源 FPGA實(shí)現(xiàn)
單精度浮點(diǎn)加法器的FPGA實(shí)現(xiàn)

摘要：在FPGA上實(shí)現(xiàn)單精度浮點(diǎn)加法器的設(shè)計(jì)，通過(guò)分析實(shí)數(shù)的IEEE 754表示形式和IEEE 754單精度浮點(diǎn)的存儲(chǔ)格式，設(shè)計(jì)出一種適合在FPGA上實(shí)現(xiàn)單精度浮點(diǎn)加法運(yùn)算的算法處理流程，依據(jù)此算法處理流程劃分的各個(gè)處理模塊

電子設(shè)計(jì)自動(dòng)化
2009-06-16

精度 BSP 浮點(diǎn)加法器 FPGA實(shí)現(xiàn)
20×18位符號(hào)定點(diǎn)乘法器的FPGA實(shí)現(xiàn)

摘要：在數(shù)字信號(hào)處理中經(jīng)常需要進(jìn)行乘法運(yùn)算，乘法器的設(shè)計(jì)對(duì)整個(gè)器件的性能有很大的影響，在此介紹20×18比特定點(diǎn)陣列乘法器的設(shè)計(jì)。采用基4-Booth算法和4-2壓縮的方案，并采用先進(jìn)的集成電路工藝，使用SMIC O．18

電子設(shè)計(jì)自動(dòng)化
2009-06-16

器件乘法器 BSP FPGA實(shí)現(xiàn)
單精度浮點(diǎn)加法器的FPGA實(shí)現(xiàn)

摘要：在FPGA上實(shí)現(xiàn)單精度浮點(diǎn)加法器的設(shè)計(jì)，通過(guò)分析實(shí)數(shù)的IEEE 754表示形式和IEEE 754單精度浮點(diǎn)的存儲(chǔ)格式，設(shè)計(jì)出一種適合在FPGA上實(shí)現(xiàn)單精度浮點(diǎn)加法運(yùn)算的算法處理流程，依據(jù)此算法處理流程劃分的各個(gè)處理模塊

數(shù)字電源
2009-06-14

精度 BSP 浮點(diǎn)加法器 FPGA實(shí)現(xiàn)
20×18位符號(hào)定點(diǎn)乘法器的FPGA實(shí)現(xiàn)

摘要：在數(shù)字信號(hào)處理中經(jīng)常需要進(jìn)行乘法運(yùn)算，乘法器的設(shè)計(jì)對(duì)整個(gè)器件的性能有很大的影響，在此介紹20×18比特定點(diǎn)陣列乘法器的設(shè)計(jì)。采用基4-Booth算法和4-2壓縮的方案，并采用先進(jìn)的集成電路工藝，使用SMIC O．18

數(shù)字電源
2009-06-13

器件乘法器 BSP FPGA實(shí)現(xiàn)
基于Logistic映射PN序列的FPGA實(shí)現(xiàn)

為了獲得性能良好，適于擴(kuò)頻通信及加密領(lǐng)域的偽噪聲(PN)序列，提出了一種PN序列量化產(chǎn)生及硬件實(shí)現(xiàn)方法。該方法基于FPGA技術(shù)并以Logistic離散映射作為隨機(jī)信號(hào)源，提取Logistic映射時(shí)間序列二進(jìn)制數(shù)中的某一位構(gòu)成了一個(gè)新的混沌PN序列，并在硬件上獲得了實(shí)現(xiàn)。通過(guò)對(duì)序列的頻率測(cè)試、串列測(cè)試、Poker測(cè)試、游程測(cè)試、自相關(guān)測(cè)試表明，這種PN序列的硬件實(shí)現(xiàn)技術(shù)可為擴(kuò)頻通信和信息加密提供一個(gè)良好的偽噪聲序列。

測(cè)試測(cè)量
2009-05-22

二進(jìn)制 BSP LOGISTIC映射 FPGA實(shí)現(xiàn)
基于Logistic映射PN序列的FPGA實(shí)現(xiàn)

為了獲得性能良好，適于擴(kuò)頻通信及加密領(lǐng)域的偽噪聲(PN)序列，提出了一種PN序列量化產(chǎn)生及硬件實(shí)現(xiàn)方法。該方法基于FPGA技術(shù)并以Logistic離散映射作為隨機(jī)信號(hào)源，提取Logistic映射時(shí)間序列二進(jìn)制數(shù)中的某一位構(gòu)成了一個(gè)新的混沌PN序列，并在硬件上獲得了實(shí)現(xiàn)。通過(guò)對(duì)序列的頻率測(cè)試、串列測(cè)試、Poker測(cè)試、游程測(cè)試、自相關(guān)測(cè)試表明，這種PN序列的硬件實(shí)現(xiàn)技術(shù)可為擴(kuò)頻通信和信息加密提供一個(gè)良好的偽噪聲序列。

數(shù)字電源
2009-05-20

二進(jìn)制 BSP LOGISTIC映射 FPGA實(shí)現(xiàn)
采用FPGA實(shí)現(xiàn)音頻模數(shù)轉(zhuǎn)換器

摘要簡(jiǎn)要分析sigma—deIta(∑一△)架構(gòu)模數(shù)轉(zhuǎn)換器(ADC)原理，提出一種基于FPGA內(nèi)部LVDS(Low Voltage Differential Signaling)接收器的音頻ADC架構(gòu)，并給出在FPGA上的實(shí)現(xiàn)結(jié)果。在FPGA內(nèi)部實(shí)現(xiàn)音頻ADC，具有擴(kuò)展方便

電子設(shè)計(jì)自動(dòng)化
2009-05-08

音頻模數(shù)轉(zhuǎn)換器 BSP FPGA實(shí)現(xiàn)
ADSP TS201鏈路口通信的FPGA實(shí)現(xiàn)

O 引言隨著電子技術(shù)的飛速發(fā)展，在實(shí)際應(yīng)用中數(shù)據(jù)高速傳輸有著越來(lái)越高的要求，鏈路口為數(shù)據(jù)傳送提供了高速、獨(dú)立的通信機(jī)制，得到廣泛應(yīng)用。AD公司生產(chǎn)的TS201 DSP就具備這種端口。為了使不具備此接口的器件

電子設(shè)計(jì)自動(dòng)化
2009-05-07

通信 TS201 ADSP FPGA實(shí)現(xiàn)
1553B總線遠(yuǎn)程端點(diǎn)數(shù)據(jù)鏈路層協(xié)議的FPGA實(shí)現(xiàn)

0 引言用于車(chē)輛、艦船、飛機(jī)等機(jī)動(dòng)平臺(tái)上的電子設(shè)備越來(lái)越多，并且越來(lái)越復(fù)雜。將電子設(shè)備加以有效的綜合，使之達(dá)到資源和功能共享已成為必然趨勢(shì)。電子綜合的支撐技術(shù)是聯(lián)網(wǎng)技術(shù)，而機(jī)動(dòng)平臺(tái)上的聯(lián)網(wǎng)技術(shù)不同

電子設(shè)計(jì)自動(dòng)化
2009-05-07

數(shù)據(jù)鏈路層 BSP 1553B總線 FPGA實(shí)現(xiàn)
數(shù)字直放站中CPRI協(xié)議的FPGA實(shí)現(xiàn)

為了開(kāi)發(fā)數(shù)字直放站連接系統(tǒng)，介紹CPRI協(xié)議規(guī)范和幀結(jié)構(gòu)，討論其硬件上的實(shí)現(xiàn)方案，給出基于SCAN25100的FPGA電路模塊設(shè)計(jì)，采用Verilog語(yǔ)言設(shè)計(jì)開(kāi)發(fā)功能模塊。該方案具有便于功能擴(kuò)展、成本低、使用靈活等特點(diǎn)，通過(guò)實(shí)際測(cè)試表明，此方案可進(jìn)行可靠的數(shù)據(jù)傳輸，性能穩(wěn)定，從而實(shí)現(xiàn)了數(shù)字直放站和基站之間更有效的互通，擴(kuò)大了基站的覆蓋范圍。

電子設(shè)計(jì)自動(dòng)化
2009-05-06

直放站 BSP CPRI協(xié)議 FPGA實(shí)現(xiàn)
采用FPGA實(shí)現(xiàn)音頻模數(shù)轉(zhuǎn)換器

摘要簡(jiǎn)要分析sigma—deIta(∑一△)架構(gòu)模數(shù)轉(zhuǎn)換器(ADC)原理，提出一種基于FPGA內(nèi)部LVDS(Low Voltage Differential Signaling)接收器的音頻ADC架構(gòu)，并給出在FPGA上的實(shí)現(xiàn)結(jié)果。在FPGA內(nèi)部實(shí)現(xiàn)音頻ADC，具有擴(kuò)展方便

數(shù)字電源
2009-05-05

音頻模數(shù)轉(zhuǎn)換器 BSP FPGA實(shí)現(xiàn)

首頁(yè) 上一頁(yè) 9 10 11 12 13 14 15 16 17 18 下一頁(yè) 尾頁(yè)

FPGA實(shí)現(xiàn)

基于數(shù)字移相的高精度脈寬測(cè)量系統(tǒng)及其FPGA實(shí)現(xiàn)

級(jí)聯(lián)信號(hào)處理器的FPGA實(shí)現(xiàn)

一種高速幀同步和相位模糊估計(jì)的方法及其FPGA實(shí)現(xiàn)

改進(jìn)型CIC抽取濾波器設(shè)計(jì)與FPGA實(shí)現(xiàn)

積分梳狀濾波器的FPGA實(shí)現(xiàn)

積分梳狀濾波器的FPGA實(shí)現(xiàn)

DDS信號(hào)源的FPGA實(shí)現(xiàn)

單精度浮點(diǎn)加法器的FPGA實(shí)現(xiàn)

20×18位符號(hào)定點(diǎn)乘法器的FPGA實(shí)現(xiàn)

單精度浮點(diǎn)加法器的FPGA實(shí)現(xiàn)

20×18位符號(hào)定點(diǎn)乘法器的FPGA實(shí)現(xiàn)

基于Logistic映射PN序列的FPGA實(shí)現(xiàn)

基于Logistic映射PN序列的FPGA實(shí)現(xiàn)

采用FPGA實(shí)現(xiàn)音頻模數(shù)轉(zhuǎn)換器

ADSP TS201鏈路口通信的FPGA實(shí)現(xiàn)

1553B總線遠(yuǎn)程端點(diǎn)數(shù)據(jù)鏈路層協(xié)議的FPGA實(shí)現(xiàn)

數(shù)字直放站中CPRI協(xié)議的FPGA實(shí)現(xiàn)

采用FPGA實(shí)現(xiàn)音頻模數(shù)轉(zhuǎn)換器

相關(guān)標(biāo)簽

關(guān)注此標(biāo)簽的用戶(hù)(人)

熱門(mén)活動(dòng)

課程視頻