FPGA實(shí)現(xiàn)

關(guān)注人關(guān)注

我要報(bào)錯(cuò)

立體攝像深度感知的FPGA實(shí)現(xiàn)

立體攝像深度感知的FPGA實(shí)現(xiàn)

嵌入式教程
2011-03-30

FPGA實(shí)現(xiàn) DDR 測(cè)繪機(jī)器人
多通道頻率檢測(cè)技術(shù)的FPGA實(shí)現(xiàn)

摘要：多通道頻率檢測(cè)是當(dāng)前數(shù)字接收機(jī)的一種常用的頻率測(cè)量方案，該方法可以較好地解決頻率截獲概率與頻率分辨力的矛盾，并在復(fù)雜的電磁環(huán)境中具有處理多個(gè)同時(shí)到達(dá)信號(hào)的能力。文中給出了基于FPGA來實(shí)現(xiàn)多信道頻率

電子設(shè)計(jì)自動(dòng)化
2011-03-29

檢測(cè)技術(shù) 頻率檢測(cè) BSP FPGA實(shí)現(xiàn)
數(shù)字控制振蕩器(NCO)的FPGA實(shí)現(xiàn)

摘要：介紹了NCO數(shù)字控制振蕩器的工作原理，詳細(xì)分析了數(shù)控振蕩器的性能指標(biāo)和其在FPGA中的實(shí)現(xiàn)方法，最后給出了新設(shè)計(jì)的數(shù)控振蕩器在QUARTUSII中的仿真結(jié)果。關(guān)鍵詞：數(shù)控振蕩器(NCO)；無雜散動(dòng)態(tài)范圍(SFDR)；FPG

電子設(shè)計(jì)自動(dòng)化
2011-03-28

振蕩器數(shù)字控制 BSP FPGA實(shí)現(xiàn)
數(shù)字控制振蕩器(NCO)的FPGA實(shí)現(xiàn)

摘要：介紹了NCO數(shù)字控制振蕩器的工作原理，詳細(xì)分析了數(shù)控振蕩器的性能指標(biāo)和其在FPGA中的實(shí)現(xiàn)方法，最后給出了新設(shè)計(jì)的數(shù)控振蕩器在QUARTUSII中的仿真結(jié)果。關(guān)鍵詞：數(shù)控振蕩器(NCO)；無雜散動(dòng)態(tài)范圍(SFDR)；FPG

數(shù)字電源
2011-03-26

振蕩器數(shù)字控制 BSP FPGA實(shí)現(xiàn)
LZW改進(jìn)壓縮算法的FPGA實(shí)現(xiàn)

隨著實(shí)時(shí)監(jiān)控系統(tǒng)的發(fā)展，大容量高速數(shù)據(jù)采集與傳輸技術(shù)不斷取得新的進(jìn)展，針對(duì)當(dāng)前數(shù)據(jù)傳輸采用硬件實(shí)現(xiàn)速度快，但難以進(jìn)行數(shù)據(jù)處理，而軟件能實(shí)現(xiàn)很多算法但處理速度稍顯遜色的不足，采用了LZW壓縮算法及其改進(jìn)算法，并將該算法在可編程邏輯器件FPGA上進(jìn)行了實(shí)現(xiàn)，通過仿真，驗(yàn)證了設(shè)計(jì)的正確性，提高了數(shù)據(jù)傳輸速度。

電子設(shè)計(jì)自動(dòng)化
2011-03-25

存儲(chǔ)器仿真 BSP FPGA實(shí)現(xiàn)
航管二次雷達(dá)射頻切換單元FPGA實(shí)現(xiàn)

為適應(yīng)中國(guó)民航對(duì)單脈沖二次雷達(dá)的雙機(jī)熱備份功能要求，采用現(xiàn)場(chǎng)可編程門陣列(FPGA)，并使用硬件描述語言對(duì)可擦除可編程邏輯器件(EPLD)進(jìn)行編程控制，以實(shí)現(xiàn)單脈沖二次雷達(dá)切換單元的主要功能：響應(yīng)監(jiān)控系統(tǒng)的切換命令，當(dāng)設(shè)備故障時(shí)自動(dòng)或者手動(dòng)地切換到非故障機(jī)柜，使雷達(dá)連續(xù)地輸出航跡數(shù)據(jù)。現(xiàn)場(chǎng)可編程門陣列的運(yùn)用增強(qiáng)了射頻切換單元控制的靈活性與可靠性，大大提高系統(tǒng)的檢測(cè)性能與處理性能。

通信技術(shù)
2011-03-24

射頻二次雷達(dá) BSP FPGA實(shí)現(xiàn)
基于FPGA的語音端點(diǎn)檢測(cè)

語音端點(diǎn)檢測(cè)就是從背景噪聲中找到語音的起點(diǎn)和終點(diǎn)，其目標(biāo)是要在一段輸入信號(hào)中將語音信號(hào)同其他信號(hào)(如背景噪聲)分離并且準(zhǔn)確地判斷出語音的端點(diǎn)。研究表明，即使在安靜的環(huán)境中，一半以上的語音識(shí)別系統(tǒng)識(shí)別錯(cuò)誤

數(shù)字電源
2011-03-19

FPGA BSP 語音端點(diǎn) FPGA實(shí)現(xiàn)
基于FPGA的語音端點(diǎn)檢測(cè)

基于FPGA的語音端點(diǎn)檢測(cè)

嵌入式教程
2011-03-19

FPGA BSP 語音端點(diǎn) FPGA實(shí)現(xiàn)
FPGA實(shí)現(xiàn)時(shí)分多址的一種改進(jìn)型方法

摘要：利用FPGA實(shí)現(xiàn)時(shí)分多址的方法有很多種，但大多數(shù)方法都對(duì)FPGA芯片資源的占用非常巨大。針對(duì)這一問題，提出一種改進(jìn)型方法來實(shí)現(xiàn)時(shí)分多址。通過使用FPGA芯片內(nèi)部的雙口隨機(jī)訪問存儲(chǔ)器(雙口RAM)，利用同一塊RAM采

電子設(shè)計(jì)自動(dòng)化
2011-03-17

IP核 BSP 雙口RAM FPGA實(shí)現(xiàn)
FPGA實(shí)現(xiàn)IRIG-B(DC)碼編碼和解碼的設(shè)計(jì)

為達(dá)到IRIG-B碼與時(shí)間信號(hào)輸入、輸出的精確同步，采用現(xiàn)代化靶場(chǎng)的IRIG-B碼編碼和解碼的原理，從工程的角度出發(fā)，提出了使用現(xiàn)場(chǎng)可編程門陣列(FPGA)來實(shí)現(xiàn)IRIG-B碼編碼和解碼的設(shè)計(jì)方案和體系結(jié)構(gòu)，設(shè)計(jì)中會(huì)涉及到幾個(gè)不同的時(shí)鐘頻率，F(xiàn)PGA對(duì)時(shí)鐘的同步性具有靈活性、效率高、且功耗低。抗干擾性好的特點(diǎn)。結(jié)果表明，F(xiàn)PGA能夠確保為從設(shè)備提供同源的時(shí)鐘基準(zhǔn)，使時(shí)鐘與信號(hào)的延遲控制在200 ns以內(nèi)，從而得到了IRIG-B碼與時(shí)間精確同步的效果。

電子設(shè)計(jì)自動(dòng)化
2011-03-15

解碼編碼 DC FPGA實(shí)現(xiàn)
高精度DDFS信號(hào)源FPGA實(shí)現(xiàn)

為進(jìn)行高精度信號(hào)源的設(shè)計(jì)，同時(shí)降低設(shè)計(jì)成本，以Cyclone II系列低端FPGA為核心，利用直接頻率合成技術(shù)，對(duì)正弦信號(hào)等數(shù)據(jù)進(jìn)行1／4周期壓縮存儲(chǔ)到ROM中，在外部時(shí)鐘頻率為50 MHz，實(shí)現(xiàn)了正弦信號(hào)源的設(shè)計(jì)，同時(shí)，實(shí)現(xiàn)三角波、鋸齒波、矩形脈沖及2-ASK、2-PSK和2-FSK等數(shù)字調(diào)制信號(hào)，系統(tǒng)還具有掃頻、指定波形次數(shù)等功能。仿真結(jié)果表明，信號(hào)源精度高，頻率調(diào)整步進(jìn)可達(dá)0．034 92 Hz，頻率范圍為0．034 92 Hz～9．375 MHz，制作成本低，功能豐富。

電子設(shè)計(jì)自動(dòng)化
2011-03-15

高精度信號(hào)源 BSP FPGA實(shí)現(xiàn)
根升余弦脈沖成形濾波器FPGA實(shí)現(xiàn)

摘要：提出了基于電路分割技術(shù)實(shí)現(xiàn)通信系統(tǒng)發(fā)送端根升余弦波形成形濾波器查表法的FPGA結(jié)構(gòu)，節(jié)省了ROM單元，討論了其ROM初始化時(shí)形波數(shù)據(jù)的組織方法，完成了該結(jié)構(gòu)的VHDL實(shí)現(xiàn)，給出了該設(shè)計(jì)在Modelsim環(huán)境下的時(shí)序仿

電子設(shè)計(jì)自動(dòng)化
2011-03-14

脈沖成形濾波器 BSP FPGA實(shí)現(xiàn)
采樣率變換器的多相表示結(jié)構(gòu)FPGA實(shí)現(xiàn)

FPGA是實(shí)現(xiàn)數(shù)字信號(hào)處理的一種高效手段。在實(shí)現(xiàn)高帶寬信號(hào)處理領(lǐng)域，F(xiàn)PGA技術(shù)可以通過一個(gè)芯片上的多級(jí)運(yùn)算單元來獲得比通用DSP芯片更高的運(yùn)算速度[2]。由于采樣率變換能用一種并行的方法實(shí)現(xiàn)，使用FPGA來實(shí)現(xiàn)就可以

數(shù)字電源
2011-02-28

變換器 BSP TIMES FPGA實(shí)現(xiàn)
采樣率變換器的多相表示結(jié)構(gòu)FPGA實(shí)現(xiàn)

采樣率變換器的多相表示結(jié)構(gòu)FPGA實(shí)現(xiàn)

嵌入式教程
2011-02-28

變換器 BSP TIMES FPGA實(shí)現(xiàn)
基于多相濾波的數(shù)字接收機(jī)的FPGA實(shí)現(xiàn)

摘要：給出了一種基于多相濾波的數(shù)字信道化接收機(jī)的實(shí)現(xiàn)方法，系統(tǒng)的處理帶寬為875 MHz，解決了高速ADC與FPGA處理速度之間的矛盾。為了克服信道化接收機(jī)的接收盲區(qū)，采用信道重疊的方法，連續(xù)覆蓋瞬時(shí)帶寬。在信道化

電子設(shè)計(jì)自動(dòng)化
2011-02-17

濾波數(shù)字接收機(jī) BSP FPGA實(shí)現(xiàn)
基于多相濾波的數(shù)字接收機(jī)的FPGA實(shí)現(xiàn)

摘要：給出了一種基于多相濾波的數(shù)字信道化接收機(jī)的實(shí)現(xiàn)方法，系統(tǒng)的處理帶寬為875 MHz，解決了高速ADC與FPGA處理速度之間的矛盾。為了克服信道化接收機(jī)的接收盲區(qū)，采用信道重疊的方法，連續(xù)覆蓋瞬時(shí)帶寬。在信道化

數(shù)字電源
2011-02-14

濾波數(shù)字接收機(jī) BSP FPGA實(shí)現(xiàn)
FIR濾波器的FPGA實(shí)現(xiàn)方法

為了給實(shí)際應(yīng)用中選擇合適FIR濾波器的FPGA實(shí)現(xiàn)結(jié)構(gòu)提供參考，首先從FIR數(shù)字濾波器的基本原理出發(fā)，分析了FIR濾波器的結(jié)構(gòu)特點(diǎn)，然后分別介紹了基于FPGA的FIR濾波器的串行、并行、轉(zhuǎn)置型、FFT型和分布式結(jié)構(gòu)型的實(shí)現(xiàn)方法，對(duì)于各種實(shí)現(xiàn)的結(jié)構(gòu)做了分析、比較以及優(yōu)化處理，特別是對(duì)基于FFT的FIR濾波器與傳統(tǒng)卷積結(jié)構(gòu)進(jìn)行了精確的數(shù)值計(jì)算比較，最后得出滿足于低階或高階的各種FIR濾波器實(shí)現(xiàn)結(jié)構(gòu)的適用范圍及其優(yōu)缺點(diǎn)，并針對(duì)實(shí)際工程應(yīng)用提出了下一步需解決的問題。

電子設(shè)計(jì)自動(dòng)化
2011-02-12

分布式 FIR濾波器 BSP FPGA實(shí)現(xiàn)
如何用FPGA實(shí)現(xiàn)原型板原理圖的驗(yàn)證

如何用FPGA實(shí)現(xiàn)原型板原理圖的驗(yàn)證

嵌入式教程
2011-01-18

元件模型原理圖 FPGA實(shí)現(xiàn)
高階累積量調(diào)制識(shí)別改進(jìn)算法的FPGA實(shí)現(xiàn)

摘要：基于高階累積量的數(shù)字調(diào)制信號(hào)識(shí)別算法在低信噪比環(huán)境下識(shí)別率較低。針對(duì)這一問題，提出了高階累積量的改進(jìn)算法，通過調(diào)整特征參數(shù)的判別順序先識(shí)別出MASK信號(hào)的方式，取得了較好的效果。討論了該算法的FPGA設(shè)

電子設(shè)計(jì)自動(dòng)化
2011-01-17

調(diào)制 BSP 特征參數(shù) FPGA實(shí)現(xiàn)
高階累積量調(diào)制識(shí)別改進(jìn)算法的FPGA實(shí)現(xiàn)

摘要：基于高階累積量的數(shù)字調(diào)制信號(hào)識(shí)別算法在低信噪比環(huán)境下識(shí)別率較低。針對(duì)這一問題，提出了高階累積量的改進(jìn)算法，通過調(diào)整特征參數(shù)的判別順序先識(shí)別出MASK信號(hào)的方式，取得了較好的效果。討論了該算法的FPGA設(shè)

數(shù)字電源
2011-01-15

調(diào)制 BSP 特征參數(shù) FPGA實(shí)現(xiàn)

首頁上一頁 3 4 5 6 7 8 9 10 11 12 下一頁尾頁

FPGA實(shí)現(xiàn)

立體攝像深度感知的FPGA實(shí)現(xiàn)

多通道頻率檢測(cè)技術(shù)的FPGA實(shí)現(xiàn)

數(shù)字控制振蕩器(NCO)的FPGA實(shí)現(xiàn)

數(shù)字控制振蕩器(NCO)的FPGA實(shí)現(xiàn)

LZW改進(jìn)壓縮算法的FPGA實(shí)現(xiàn)

航管二次雷達(dá)射頻切換單元FPGA實(shí)現(xiàn)

基于FPGA的語音端點(diǎn)檢測(cè)

基于FPGA的語音端點(diǎn)檢測(cè)

FPGA實(shí)現(xiàn)時(shí)分多址的一種改進(jìn)型方法

FPGA實(shí)現(xiàn)IRIG-B(DC)碼編碼和解碼的設(shè)計(jì)

高精度DDFS信號(hào)源FPGA實(shí)現(xiàn)

根升余弦脈沖成形濾波器FPGA實(shí)現(xiàn)

采樣率變換器的多相表示結(jié)構(gòu)FPGA實(shí)現(xiàn)

采樣率變換器的多相表示結(jié)構(gòu)FPGA實(shí)現(xiàn)

基于多相濾波的數(shù)字接收機(jī)的FPGA實(shí)現(xiàn)

基于多相濾波的數(shù)字接收機(jī)的FPGA實(shí)現(xiàn)

FIR濾波器的FPGA實(shí)現(xiàn)方法

如何用FPGA實(shí)現(xiàn)原型板原理圖的驗(yàn)證

高階累積量調(diào)制識(shí)別改進(jìn)算法的FPGA實(shí)現(xiàn)

高階累積量調(diào)制識(shí)別改進(jìn)算法的FPGA實(shí)現(xiàn)

相關(guān)標(biāo)簽

關(guān)注此標(biāo)簽的用戶(人)

熱門活動(dòng)

課程視頻