0 引 言 在現(xiàn)代雷達數(shù)據(jù)處理系統(tǒng)和其他應(yīng)用系統(tǒng)中,傳統(tǒng)的ISA、EISA等總線已逐漸無法適應(yīng)高速數(shù)據(jù)傳輸?shù)囊?。而PCI局部總線以其高性能、低成本、使用方便和適應(yīng)性等優(yōu)點成為大多數(shù)系統(tǒng)的主流總線。其中常用的
本文介紹了PCI接口的基本功能和特點;利用PLX9054接口芯片,結(jié)合雙口RAM和EPLD邏輯電路,實現(xiàn)了TMS320C6701與PCI總線間的雙向高速實時數(shù)據(jù)交換;分析了DSP與SBSRAM接口信號的完整性,對PCB設(shè)計作了仿真分析。 關(guān)鍵
普通PCI接口的高速數(shù)字信號處理板卡設(shè)計
隨著計算機和控制技術(shù)的不斷發(fā)展,很多工程人員都選用PC機作為控制系統(tǒng)的操作平臺。為了能夠和外部設(shè)備通信,PC機上提供了外置的USB、串口、并口及內(nèi)置的ISA、PCI等接口。PCI總線接口速度快,系統(tǒng)占用率低,有完備的
PCI接口擴展卡的快速開發(fā)方案
根據(jù)IEEE 802. 16標準,用Verilog HDL設(shè)計了PCI接口電路,并在FPGA上實現(xiàn)了PCI接口的功能,重點描述了狀態(tài)機控制模塊的設(shè)計和仿真結(jié)果,使用EDA技術(shù)提高了開發(fā)速度,滿足了系統(tǒng)的要求。
利用CPLD作為溝通單片機與PCI設(shè)備間的橋梁,充分利用CPLD中I/O資源豐富、用戶可自定制邏輯的優(yōu)勢,來幫助單片機完成與PCI設(shè)備間的通信任務(wù)。
從PCI時序分析入手,重點闡述了PCI通用的狀態(tài)機設(shè)計,說明了用VHDL語言來實現(xiàn)本PIC通信狀態(tài)機的軟件設(shè)計以及進行MaxPlusII驗證的程序和方法。用該方法所設(shè)計的接口既可支持PCI常規(guī)傳輸,又可支持PCI猝發(fā)傳輸。
簡要介紹了直通(PASS-THRU)、郵箱(MAILBOX)、FIFO/DMA三種工作方式,并給出了s5935的WDM驅(qū)動編程。