日本黄色一级经典视频|伊人久久精品视频|亚洲黄色色周成人视频九九九|av免费网址黄色小短片|黄色Av无码亚洲成年人|亚洲1区2区3区无码|真人黄片免费观看|无码一级小说欧美日免费三级|日韩中文字幕91在线看|精品久久久无码中文字幕边打电话

當(dāng)前位置:首頁 > 半導(dǎo)體 > 德州儀器
[導(dǎo)讀]TI最新ADC具有8-GHz帶寬和10.4-GSPS采樣率,覆蓋了5G測(cè)試、示波器和雷達(dá)應(yīng)用的最寬頻譜

2019523日,北京訊德州儀器(TI)于今日推出一款新型超高速模數(shù)轉(zhuǎn)換器(ADC),具有業(yè)界較寬的帶寬、領(lǐng)先的采樣率和低功耗。ADC12DJ5200RF可以幫助工程師實(shí)現(xiàn)5G測(cè)試應(yīng)用和示波器的高精度測(cè)量,以及雷達(dá)應(yīng)用的直接x波段采樣。有關(guān)更多信息,敬請(qǐng)?jiān)L問www.ti.com/ADC12DJ5200RF-pr。

?

TI將于2019年64日至6日在波士頓舉行的國(guó)際微波研討會(huì)(IMS)上的1272號(hào)展位上展示ADC12DJ5200RF

?

在更寬的頻譜范圍內(nèi)實(shí)現(xiàn)最快測(cè)量

?

·???????? 更寬頻寬:8 GHz頻率下, ADC12DJ5200RF可以讓工程師實(shí)現(xiàn)高達(dá)20%的模擬輸入帶寬,并且能夠直接將非常高的頻率數(shù)字化,而無需額外的功耗、成本和下變頻尺寸。

·???????? 更快的12ADC在雙通道模式下,ADC12DJ5200RF采樣速率為5.2 gigasamples / sGSPS),并以12位分辨率捕獲高達(dá)2.6 GHz的瞬時(shí)帶寬(IBW)。在單通道模式下,新的超高速ADC采樣速率為10.4 GSPS,可捕獲高達(dá)5.2 GHzIBW。

·???????? 高效接口:作為第一款支持JESD204C標(biāo)準(zhǔn)接口的獨(dú)立GSPS ADC,ADC12DJ5200RF有助于最大限度地減少向現(xiàn)場(chǎng)可編程門陣列(FPGA)輸出數(shù)據(jù)所需的串行器/解串器通道數(shù)量,從而讓設(shè)計(jì)人員能夠?qū)崿F(xiàn)更高的數(shù)據(jù)速率。

?

在電源和溫度變化范圍內(nèi)具有高性能和穩(wěn)定性的設(shè)計(jì)

?

·???????? 高信號(hào)檢測(cè)靈敏度:ADC12DJ5200RF在電源變化范圍內(nèi)具有最高的動(dòng)態(tài)性能,即使在最低規(guī)格下也是如此,通過提供超高靈敏度的接收器,可以檢測(cè)到是最小和最弱的信號(hào),從而提高信號(hào)智能。此外,該器件還包括內(nèi)部高頻振動(dòng),可提高無雜波干擾性能。

·???????? 高測(cè)量精度:TI的新型超高速ADC極大地降低了系統(tǒng)誤差,偏移誤差低至±300 μV,以及零點(diǎn)溫度漂移。

·???????? 更低的CER:設(shè)計(jì)測(cè)試和測(cè)量設(shè)備的工程師可以充分利用ADC12DJ5200RF的極低誤碼率(CER)實(shí)現(xiàn)高測(cè)量可重復(fù)性。

?

將解決方案尺寸減小30%,功耗降低20%

·???????? 更小的占用面積:ADC12DJ5200RF的尺寸為10 mm×10 mm,比離散的解決方案小30%,可幫助工程師節(jié)省電路板空間。這種新型超高速ADC還能夠減少通道數(shù)量,有助于采用更小的印刷電路板設(shè)計(jì)。

·???????? 降低功耗ADC12DJ5200RF 4-W的低能耗可以幫助工程師最大限度地降低散熱并簡(jiǎn)化設(shè)計(jì)中的整體熱管理,比同類ADC產(chǎn)品低20%

?

加快設(shè)計(jì)的工具和支持

·???????? 使用AFE7444EVMAFE7422EVM 評(píng)估模塊測(cè)試新的超高速ADC,現(xiàn)在即可從TI商店和授權(quán)經(jīng)銷商處獲取。

·???????? 閱讀用于時(shí)鐘和電源優(yōu)化的多芯片同步參考設(shè)計(jì),工程師可以使用ADC12DJ5200RF快速啟動(dòng)設(shè)計(jì)。

?

了解更多信息

·???????? 下載ADC12DJ5200RF數(shù)據(jù)表。

·???????? 請(qǐng)閱讀此技術(shù)文章,了解更多關(guān)于S參數(shù)的信息。

·???????? TI E2E?數(shù)據(jù)轉(zhuǎn)換器支持論壇中查找專家解答。

·???????? 查看所有TI數(shù)據(jù)轉(zhuǎn)換器設(shè)備。


本站聲明: 本文章由作者或相關(guān)機(jī)構(gòu)授權(quán)發(fā)布,目的在于傳遞更多信息,并不代表本站贊同其觀點(diǎn),本站亦不保證或承諾內(nèi)容真實(shí)性等。需要轉(zhuǎn)載請(qǐng)聯(lián)系該專欄作者,如若文章內(nèi)容侵犯您的權(quán)益,請(qǐng)及時(shí)聯(lián)系本站刪除( 郵箱:macysun@21ic.com )。
換一批
延伸閱讀

中國(guó),上海——2026年3月26日——低功耗可編程領(lǐng)域的領(lǐng)導(dǎo)者,萊迪思半導(dǎo)體(NASDAQ: LSCC)今日宣布正式加入英偉達(dá)(NVIDIA) Halos AI系統(tǒng)檢測(cè)實(shí)驗(yàn)室生態(tài)體系。該實(shí)驗(yàn)室是首個(gè)獲得美國(guó)國(guó)家標(biāo)準(zhǔn)協(xié)會(huì)認(rèn)...

關(guān)鍵字: 物理人工智能 傳感器 FPGA

在工業(yè)自動(dòng)化的“神經(jīng)網(wǎng)絡(luò)”中,EtherCAT憑借其獨(dú)特的“飛過處理”機(jī)制,已成為實(shí)時(shí)控制領(lǐng)域的王者。不同于傳統(tǒng)以太網(wǎng)的存儲(chǔ)轉(zhuǎn)發(fā),EtherCAT數(shù)據(jù)幀在經(jīng)過每個(gè)從站時(shí),硬件直接從中提取數(shù)據(jù)并插入響應(yīng),這種“邊飛邊修”的...

關(guān)鍵字: EtherCAT FPGA 總線

在復(fù)雜的SoC芯片設(shè)計(jì)流程中,硬件與軟件的“割裂”往往是導(dǎo)致項(xiàng)目延期的元兇。當(dāng)RTL代碼還在仿真階段時(shí),軟件團(tuán)隊(duì)只能基于指令集模擬器(ISS)進(jìn)行開發(fā),不僅速度慢如蝸牛,且無法捕捉真實(shí)硬件的時(shí)序細(xì)節(jié)。此時(shí),F(xiàn)PGA原型驗(yàn)...

關(guān)鍵字: SoC 硬件加速 FPGA

在工業(yè)4.0浪潮中,邊緣計(jì)算網(wǎng)關(guān)正成為連接物理世界與數(shù)字世界的核心樞紐。面對(duì)多路傳感器產(chǎn)生的海量數(shù)據(jù)洪流,傳統(tǒng)單芯片架構(gòu)已難以滿足實(shí)時(shí)性與算力的雙重需求。NVIDIA Jetson與FPGA的異構(gòu)組合,通過"前端FPGA...

關(guān)鍵字: 邊緣計(jì)算 NVIDIA Jetson FPGA

在高速網(wǎng)絡(luò)通信領(lǐng)域,F(xiàn)PGA憑借其并行處理能力成為實(shí)現(xiàn)以太網(wǎng)MAC(媒體訪問控制)層的理想平臺(tái)。然而,面對(duì)1G甚至10Gbps的線速流量,傳統(tǒng)的“軟件式”逐包處理早已力不從心。構(gòu)建高效的包處理流水線(Packet Pro...

關(guān)鍵字: 以太網(wǎng) MAC FPGA

在FPGA實(shí)現(xiàn)數(shù)字信號(hào)處理(DSP)算法時(shí),DSP Slice作為專用硬件資源,其利用效率直接影響系統(tǒng)性能與成本。本文聚焦乘加運(yùn)算(MAC)的優(yōu)化實(shí)現(xiàn),分享流水線設(shè)計(jì)與資源復(fù)用的實(shí)用技巧,幫助開發(fā)者在有限資源下實(shí)現(xiàn)更高吞...

關(guān)鍵字: FPGA DSP

在異構(gòu)計(jì)算的浪潮中,F(xiàn)PGA憑借其可重構(gòu)特性與高能效比,成為突破算力瓶頸的“利刃”。然而,當(dāng)我們?cè)噲D通過OpenCL將FPGA納入統(tǒng)一計(jì)算平臺(tái)時(shí),一個(gè)巨大的幽靈始終盤旋在系統(tǒng)上方——內(nèi)存帶寬瓶頸。PCIe總線的有限帶寬與...

關(guān)鍵字: OpenCL FPGA

將成熟的ASIC設(shè)計(jì)遷移至FPGA平臺(tái),絕非簡(jiǎn)單的“復(fù)制粘貼”。ASIC設(shè)計(jì)追求極致的能效比和定制化物理布局,而FPGA受限于固定的邏輯單元(LUT、FF、DSP、BRAM)架構(gòu),直接移植往往導(dǎo)致資源利用率低下甚至?xí)r序收...

關(guān)鍵字: ASIC FPGA

在高性能FPGA設(shè)計(jì)中,DSP48E2 Slice絕非僅僅是一個(gè)簡(jiǎn)單的乘法單元。若將其僅視為“硬件乘法器”,將極大浪費(fèi)其潛在的算力。作為Xilinx UltraScale+架構(gòu)的核心算術(shù)引擎,DSP48E2集成了預(yù)加器、...

關(guān)鍵字: DSP48E2 FPGA

在浩瀚宇宙中,高能粒子如隱形的子彈,時(shí)刻轟擊著航天器的電子核心。對(duì)于FPGA而言,單粒子翻轉(zhuǎn)(SEU)可能導(dǎo)致邏輯狀態(tài)突變,引發(fā)災(zāi)/難性后果。此時(shí),三模冗余(TMR)技術(shù)便成為守護(hù)系統(tǒng)可靠的“神盾”,它通過硬件代價(jià)換取極...

關(guān)鍵字: 抗輻射加固設(shè)計(jì) FPGA 三模冗余
關(guān)閉