一、JESD204B概述

1、JED204B是什么？

一種新型的基于高速SERDES的ADC/DAC數(shù)據(jù)傳輸接口。ADC/DAC的采樣速率變得越來越高，數(shù)據(jù)的吞吐量越來越大，對于500MSPS以上的ADC/DAC，動(dòng)輒就是幾十個(gè)G的數(shù)據(jù)吞吐率，采用傳統(tǒng)的CMOS和LVDS已經(jīng)很難滿足設(shè)計(jì)要求，JESD204B應(yīng)運(yùn)而生?，F(xiàn)在各大廠商的高速ADC/DAC上基本都采用了這種接口。

2、JESD204B的優(yōu)缺點(diǎn)

2.1、優(yōu)點(diǎn)：

a)????????減少了PCB布板空間。

b)????????減小了器件的引腳和封裝大小。

c)????????更簡單的時(shí)序控制

2.2、 缺點(diǎn)：

a)????????更復(fù)雜的電路設(shè)計(jì)，需要特殊的時(shí)鐘電路

b)????????增加了接口的傳輸延時(shí)

?

2.3、下表是JESD204B、LVDS接口之間的對比：

接口類型

JESD204B

LVDS

最高速率

12.5Gbps

1Gbps（DDR）

是否需要隨路的時(shí)鐘線

不需要，采用CDR技術(shù)從數(shù)據(jù)流中恢復(fù)時(shí)鐘

需要時(shí)鐘線：一條差分位同步時(shí)鐘線，一條差分幀同步時(shí)鐘線

是否需要鏈路對齊

不需要

需要數(shù)據(jù)線和時(shí)鐘線之間嚴(yán)格對齊

引腳數(shù)（14bit，1GSPS采樣）

4條（2對數(shù)據(jù)差分線）

32條（12對數(shù)據(jù)差分線+2對差分時(shí)鐘線）

?

3、JED204B種類

JESD204B一共有三種子類，分別是子類0，子類1和子類2。三個(gè)子類主要是根據(jù)同步方式的不同劃分的，現(xiàn)在大部分ADC/DAC都使用的子類1，所以接下來主要講解子類1。

?

二、JESD204B子類1概述

JESD204B包括3個(gè)之類，分別是子類0，子類1，子類2；三個(gè)子類主要是根據(jù)同步方式的不同劃分的。子類0兼容JESD204A，子類1使用SYSREF同步，子類2使用SYNC進(jìn)行同步。只有子類1和子類2支持確定性延遲——發(fā)送端到接收端之間的鏈路延遲固定。

大部分的ADC和DAC都支持子類1，JESD204B標(biāo)準(zhǔn)協(xié)議中子類1包括：傳輸層，鏈路層，物理層。在少部分資料中也會(huì)介紹含有應(yīng)用層，應(yīng)用層是對JESD204B進(jìn)行配置的接口，在標(biāo)準(zhǔn)協(xié)議中是不含此層，只是為了便于理解，添加的一個(gè)層。傳輸層負(fù)責(zé)將采樣數(shù)據(jù)映射為數(shù)據(jù)幀。鏈路層負(fù)責(zé)鏈路的建立，數(shù)據(jù)傳輸。物理層負(fù)責(zé)數(shù)據(jù)的發(fā)送和接收。

JESD204B相對于LVDS接口來說，不需要位同步和幀同步時(shí)鐘，但是JESD204B仍然需要兩個(gè)同源時(shí)鐘對兩端的發(fā)射設(shè)備和接收設(shè)備進(jìn)行同步，JESD204B的物理連接如下圖：