眼下，臺積電和三星都在全力沖刺5nm工藝，這將是7nm之后的又一個重要節(jié)點，全面應(yīng)用EUV極紫外光刻技術(shù)，提升效果會非常明顯，所以都受到了高度重視。

現(xiàn)在，三星的5nm取得了重要進(jìn)展，來自EDA(電子自動化設(shè)計)巨頭Cadence、Synopsys的全流程設(shè)計工具已經(jīng)通過了三星5LPE(Low Power Early)工藝的認(rèn)證，可以幫助芯片廠更快速地開發(fā)高效的、可預(yù)測的芯片。

本次驗證使用的是ARM Cortex-A57、Cortex-A53芯片，結(jié)果完全符合三星新工藝的需求，但是三星未透露更具體的指標(biāo)，如核心數(shù)、頻率、功耗等。

三星5LPE工藝仍然使用傳統(tǒng)FinFET立體晶體管，但加入了新的標(biāo)準(zhǔn)單元架構(gòu)，并同時使用DUV、EUV光刻技步進(jìn)掃描系統(tǒng)。

由于繼承了舊工藝的部分指標(biāo)，使用三星5LPE工藝設(shè)計芯片的時候，可以重復(fù)使用7LPP IP，同時享受新工藝的提升。

三星7LPP工藝將是其第一次導(dǎo)入EUV，但只有少數(shù)光刻層使用，5LPE會擴(kuò)大使用范圍，效果更加明顯。

按照三星的說法，5LPE工藝相比于7LPP工藝可以帶來25％的邏輯電路能效提升，同時可將功耗降低20％，或者將性能提升10％。