7月18日，AMD CTO Mark Papermaster宣布加入CXL開放合作聯(lián)盟。

CXL是開放互連技術(shù)（Compute Express Link Open Interconnect Technology）的縮寫，能夠為處理器(CPU)和專用加速器的計算密集型工作負(fù)載帶來顯著的性能提升，并消除瓶頸。

今年3月，Intel牽頭開發(fā)了CXL技術(shù)并成為初始版本，隨后聯(lián)合阿里巴巴、思科、戴爾 EMC 、Facebook、谷歌、HPE、華為以及微軟成立CXL聯(lián)盟。

此前，AMD加入過不同的組織來推送解決不同系統(tǒng)和加速器的緩存一致性問題，包括CCIX、OpenCAPI以及Gen-Z等。

據(jù)介紹，隨著數(shù)據(jù)爆炸式增長，以及特定工作負(fù)載的快速創(chuàng)新，例如壓縮、加密和人工智能等促進(jìn)了異構(gòu)計算中專用加速器和通用CPU的協(xié)同工作。這些加速器不僅需要與處理器實現(xiàn)高性能連接，理想情況下，它們還能夠共享一個公共內(nèi)存，以減少損耗和延遲。在PCIe 5.0高帶寬時代，CXL將會成為一項關(guān)鍵性技術(shù)，使加速器和CPU之間實現(xiàn)更加連貫的內(nèi)存共享。

具體來說，CXL在CPU和工作負(fù)載加速器(如GPU、FPGA 和網(wǎng)絡(luò))之間創(chuàng)建了高速、低延遲的互連性，使設(shè)備之間實現(xiàn)內(nèi)存一致性，允許資源共享，從而獲得更高的性能、降低軟件堆棧復(fù)雜性，以及更低的總體系統(tǒng)成本。

盡管業(yè)內(nèi)還有其他互連協(xié)議，但CXL在提供CPU/設(shè)備內(nèi)存一致性，降低設(shè)備復(fù)雜性，以及在單一技術(shù)中提供行業(yè)標(biāo)準(zhǔn)物理和電氣接口，以獲得最佳即插即用體驗方面，彰顯了獨特的價值。