日本黄色一级经典视频|伊人久久精品视频|亚洲黄色色周成人视频九九九|av免费网址黄色小短片|黄色Av无码亚洲成年人|亚洲1区2区3区无码|真人黄片免费观看|无码一级小说欧美日免费三级|日韩中文字幕91在线看|精品久久久无码中文字幕边打电话

當(dāng)前位置:首頁(yè) > 半導(dǎo)體 > 賽靈思
[導(dǎo)讀]新型Virtex UltraScale+器件將用以支持創(chuàng)建未來(lái)最復(fù)雜的技術(shù)

2019年8月22日,中國(guó),北京——自適應(yīng)和智能計(jì)算的全球領(lǐng)先企業(yè)賽靈思公司(Xilinx,Inc.)今天宣布推出全球最大容量的FPGA–Virtex UltraScale+ VU19P,從而進(jìn)一步擴(kuò)展了旗下16納米(nm) Virtex? UltraScale+? 產(chǎn)品系列。VU19P擁有350億個(gè)晶體管,有史以來(lái)單顆芯片最高邏輯密度和最大I/O數(shù)量,用以支持未來(lái)最先進(jìn)ASIC和SoC技術(shù)的仿真與原型設(shè)計(jì),同時(shí),也將廣泛支持測(cè)試測(cè)量、計(jì)算、網(wǎng)絡(luò)、航空航天和國(guó)防等相關(guān)應(yīng)用。

1.jpg

VU19P樹(shù)立了FPGA行業(yè)的新標(biāo)桿,其擁有900萬(wàn)個(gè)系統(tǒng)邏輯單元、每秒高達(dá)1.5 Terabit的DDR4存儲(chǔ)器帶寬、每秒高達(dá)4.5 Terabit的收發(fā)器帶寬和超過(guò)2,000個(gè)用戶I/O。它為創(chuàng)建當(dāng)今最復(fù)雜SoC的原型與仿真提供了可能,同時(shí)它也可以支持各種復(fù)雜的新興算法,如用于人工智能(AI)、機(jī)器學(xué)習(xí)(ML)、視頻處理和傳感器融合等領(lǐng)域的算法。相比上一代業(yè)界最大容量的FPGA(20nm的UltraScale 440 FPGA),VU19P將容量擴(kuò)大了1.6倍。

賽靈思產(chǎn)品線市場(chǎng)營(yíng)銷與管理高級(jí)總監(jiān)Sumit Shah表示:“VU19P不僅能幫助開(kāi)發(fā)者加速硬件驗(yàn)證,還能助其在ASIC或SoC可用之前就能提前進(jìn)行軟件集成。VU 19P是賽靈思刷新世界記錄的第三代FPGA。第一代是Virtex-7 2000T,第二代是Virtex UltraScale VU440,現(xiàn)在是第三代Virtex UltraScale+ VU19P。VU19P所帶來(lái)的不僅僅是尖端的芯片技術(shù),同時(shí)我們還為之提供了可靠且業(yè)經(jīng)驗(yàn)證的工具流和IP支持?!?/span>

通過(guò)一系列調(diào)試工具、可視化工具和IP支持,VU19P為客戶快速設(shè)計(jì)和驗(yàn)證新一代應(yīng)用與技術(shù)提供了一個(gè)全面的開(kāi)發(fā)平臺(tái)。軟硬件協(xié)同驗(yàn)證支持開(kāi)發(fā)者在取得實(shí)體器件之前就能提前著手啟動(dòng)軟件與定制功能的實(shí)現(xiàn)。此外,通過(guò)使用賽靈思Vivado?設(shè)計(jì)套件,可以協(xié)同優(yōu)化設(shè)計(jì)流程,從而降低成本、減輕流片風(fēng)險(xiǎn)、提高效率并加速產(chǎn)品上市進(jìn)程。

ARM設(shè)計(jì)服務(wù)總監(jiān)Tran Nguyen表示:“ARM依靠賽靈思器件作為驗(yàn)證我們新一代處理器IP和SoC技術(shù)的工藝。全新推出的VU19P將支持Arm及我們生態(tài)系統(tǒng)中的眾多其他合作伙伴,加速實(shí)現(xiàn)設(shè)計(jì)、開(kāi)發(fā)和驗(yàn)證我們最宏偉的技術(shù)路線圖?!?/span>

VU19P將于2020年秋季上市。


本站聲明: 本文章由作者或相關(guān)機(jī)構(gòu)授權(quán)發(fā)布,目的在于傳遞更多信息,并不代表本站贊同其觀點(diǎn),本站亦不保證或承諾內(nèi)容真實(shí)性等。需要轉(zhuǎn)載請(qǐng)聯(lián)系該專欄作者,如若文章內(nèi)容侵犯您的權(quán)益,請(qǐng)及時(shí)聯(lián)系本站刪除( 郵箱:macysun@21ic.com )。
換一批
延伸閱讀

中國(guó),上?!?026年3月26日——低功耗可編程領(lǐng)域的領(lǐng)導(dǎo)者,萊迪思半導(dǎo)體(NASDAQ: LSCC)今日宣布正式加入英偉達(dá)(NVIDIA) Halos AI系統(tǒng)檢測(cè)實(shí)驗(yàn)室生態(tài)體系。該實(shí)驗(yàn)室是首個(gè)獲得美國(guó)國(guó)家標(biāo)準(zhǔn)協(xié)會(huì)認(rèn)...

關(guān)鍵字: 物理人工智能 傳感器 FPGA

具備彈性選項(xiàng)與先進(jìn)存儲(chǔ)數(shù)據(jù)流量管理功能的 FlexNoC 互連 IP,助力瑞薩電子打造面向自動(dòng)駕駛汽車的高能效、低延遲、高性能系統(tǒng)級(jí)芯片(SoC),并支持功能安全。

關(guān)鍵字: 片上網(wǎng)絡(luò) SoC 自動(dòng)駕駛

在工業(yè)自動(dòng)化的“神經(jīng)網(wǎng)絡(luò)”中,EtherCAT憑借其獨(dú)特的“飛過(guò)處理”機(jī)制,已成為實(shí)時(shí)控制領(lǐng)域的王者。不同于傳統(tǒng)以太網(wǎng)的存儲(chǔ)轉(zhuǎn)發(fā),EtherCAT數(shù)據(jù)幀在經(jīng)過(guò)每個(gè)從站時(shí),硬件直接從中提取數(shù)據(jù)并插入響應(yīng),這種“邊飛邊修”的...

關(guān)鍵字: EtherCAT FPGA 總線

在復(fù)雜的SoC芯片設(shè)計(jì)流程中,硬件與軟件的“割裂”往往是導(dǎo)致項(xiàng)目延期的元兇。當(dāng)RTL代碼還在仿真階段時(shí),軟件團(tuán)隊(duì)只能基于指令集模擬器(ISS)進(jìn)行開(kāi)發(fā),不僅速度慢如蝸牛,且無(wú)法捕捉真實(shí)硬件的時(shí)序細(xì)節(jié)。此時(shí),F(xiàn)PGA原型驗(yàn)...

關(guān)鍵字: SoC 硬件加速 FPGA

在工業(yè)4.0浪潮中,邊緣計(jì)算網(wǎng)關(guān)正成為連接物理世界與數(shù)字世界的核心樞紐。面對(duì)多路傳感器產(chǎn)生的海量數(shù)據(jù)洪流,傳統(tǒng)單芯片架構(gòu)已難以滿足實(shí)時(shí)性與算力的雙重需求。NVIDIA Jetson與FPGA的異構(gòu)組合,通過(guò)"前端FPGA...

關(guān)鍵字: 邊緣計(jì)算 NVIDIA Jetson FPGA

在電力電子整流電路中,MOS管(金屬-氧化物-半導(dǎo)體場(chǎng)效應(yīng)晶體管)憑借導(dǎo)通電阻小、開(kāi)關(guān)速度快、功耗低等優(yōu)勢(shì),逐步替代傳統(tǒng)二極管整流,成為高頻、高效整流電路的核心器件。NMOS(N溝道MOS管)與PMOS(P溝道MOS管)...

關(guān)鍵字: 晶體管 二極管 整流

在高速網(wǎng)絡(luò)通信領(lǐng)域,F(xiàn)PGA憑借其并行處理能力成為實(shí)現(xiàn)以太網(wǎng)MAC(媒體訪問(wèn)控制)層的理想平臺(tái)。然而,面對(duì)1G甚至10Gbps的線速流量,傳統(tǒng)的“軟件式”逐包處理早已力不從心。構(gòu)建高效的包處理流水線(Packet Pro...

關(guān)鍵字: 以太網(wǎng) MAC FPGA

在FPGA實(shí)現(xiàn)數(shù)字信號(hào)處理(DSP)算法時(shí),DSP Slice作為專用硬件資源,其利用效率直接影響系統(tǒng)性能與成本。本文聚焦乘加運(yùn)算(MAC)的優(yōu)化實(shí)現(xiàn),分享流水線設(shè)計(jì)與資源復(fù)用的實(shí)用技巧,幫助開(kāi)發(fā)者在有限資源下實(shí)現(xiàn)更高吞...

關(guān)鍵字: FPGA DSP

在異構(gòu)計(jì)算的浪潮中,F(xiàn)PGA憑借其可重構(gòu)特性與高能效比,成為突破算力瓶頸的“利刃”。然而,當(dāng)我們?cè)噲D通過(guò)OpenCL將FPGA納入統(tǒng)一計(jì)算平臺(tái)時(shí),一個(gè)巨大的幽靈始終盤(pán)旋在系統(tǒng)上方——內(nèi)存帶寬瓶頸。PCIe總線的有限帶寬與...

關(guān)鍵字: OpenCL FPGA

將成熟的ASIC設(shè)計(jì)遷移至FPGA平臺(tái),絕非簡(jiǎn)單的“復(fù)制粘貼”。ASIC設(shè)計(jì)追求極致的能效比和定制化物理布局,而FPGA受限于固定的邏輯單元(LUT、FF、DSP、BRAM)架構(gòu),直接移植往往導(dǎo)致資源利用率低下甚至?xí)r序收...

關(guān)鍵字: ASIC FPGA
關(guān)閉